JPS5952553B2 - 薄膜のパタ−ン形成法 - Google Patents

薄膜のパタ−ン形成法

Info

Publication number
JPS5952553B2
JPS5952553B2 JP12478581A JP12478581A JPS5952553B2 JP S5952553 B2 JPS5952553 B2 JP S5952553B2 JP 12478581 A JP12478581 A JP 12478581A JP 12478581 A JP12478581 A JP 12478581A JP S5952553 B2 JPS5952553 B2 JP S5952553B2
Authority
JP
Japan
Prior art keywords
thin film
pattern
film
substrate
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12478581A
Other languages
English (en)
Other versions
JPS5827389A (ja
Inventor
英世 飯田
淳一 須藤
信康 柴
俊雄 三宿
厚雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP12478581A priority Critical patent/JPS5952553B2/ja
Publication of JPS5827389A publication Critical patent/JPS5827389A/ja
Publication of JPS5952553B2 publication Critical patent/JPS5952553B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は、金属、半導体、金属酸化物などの薄膜のパタ
ーンを基板面に形成する方法に関する。
従来、この種の薄膜のパターン形成法として、パターン
の精度を要求しない場合には、゜メタルマスクを基板に
密着させ、真空蒸着法、スパッタリング法、CVD法、
スプレー法などの種々の方法で薄膜を形成する方法、パ
ターンの精度が必要な場合には、基板に前述の方法で薄
膜を形成した後ホトエッチングする方法などがある。こ
のメタルマスク法は、工程が少ないので生産性の優れた
方j法であるが、薄膜形成時の基板の加熱によるメタル
マスクの反りのためにパターンがぼけ、またメタルマス
クを厚くすると、パターンの端部の膜厚が中央部より薄
くなつてこれまた鮮明なパターンが得られない。更に基
板にあるパターンに他のパターンを重ね合せることが必
要な場合には、メタルマスクの位置合せが非常に難かし
いという欠点がある。一方、ホトエッチング法は前述の
ように高精度のパターンが得られる反面、1基板面に形
成された薄膜上にレジスト膜を塗布、2レジスト中の溶
剤を揮発させるプレベーキング、3露光、□現像、5リ
ンス、6レジストの耐薬品性を高めるポストベーキング
、7薄膜のエッチング、8レジストの剥離、9洗滌、と
工程数が多く生産性が低いという欠点があり、エッチン
グ用無機酸の廃液の処理の問題もある。本発明は従来の
薄膜のパターン形成法の欠点を無くし、工数が低く、製
造コストが安価であり、精度の高い薄膜のパターン形成
法を提供することをその目的とするもので、バインダー
を含有する溶剤に微粒子を分散させたペーストを基板面
に印刷した後、前記溶剤及びバインダーをそれぞれ蒸発
及びほぼ焼失させて前記微粒子を前記基板面にパターン
状に残し、次いで該基板面の微粒子付着部及びそれ以外
の個所に薄膜を形成し、前記微粒子及びその上の薄膜を
前記基板面から除去して前記薄膜をパターン状に加工す
ることを特徴とする。
すなわち、アルミナ粉末など例えば10μ以下の粉末を
バインダーを含有する溶剤に分散させたペースト2を、
第1図示のように基板1の表面に印刷し、次いで溶剤及
び該バインダーを基板1の軟化点以下の温度でそれぞれ
蒸発及びほぼ焼失させてアルミナ粉末などの粉末2Aを
表面に残す。
その後第2図示のようにこの粉末2Aの付着表面及びそ
の他の表面4に金属、金属酸化膜等の膜5を真空蒸着、
スパツタ、スプレー、CVD等の各方法で析出させる。
その後、アルミナ粉末等の粉末の上に析出した金属、金
属酸化膜等の膜5を該粉末2Aとともに除去する。金属
膜では1000人程度、金属酸化膜では5000人程度
の薄膜であるならば、流水中でも容易にとれるが、数μ
mと厚くなつた場合には、薄膜5を有する基板1を、ケ
ース6に充たした水又はアルコール7中に入れて超音波
振動を与えることによつて容易に粉末上の薄膜及び該薄
膜下の粉末を除去して第3図示のように薄膜5のパター
ンが形成できる。前記印刷用ペースト中のバインダーは
メチルセルロース、エチルセルロース、酢酸セルロース
、ニトロセルロースなどのセルロース系化合物、ポリビ
ニールアルコール等200℃〜300℃で容易にほ・゛
焼失する樹脂が適しており、ほ〜焼失後粉末同志又は粉
末と基板をある程度結着させておく性質を有するものが
望ましい。
この性質は粉末とバインダーと基板との適当な組合せが
必要であり、また同じ組合せでもバインダーを焼失させ
てからの時間によつて結着力が異なることが観察されて
いる。例えばエチルセルロースをバインダーとして用い
、粉末としてアルミナ、基板としてガラス又はセラミツ
クの組合せにおいてはエチルセルロースを焼失させた後
1時間程度おくと除去できる範囲内で結着力を増す。前
記ペーストにおける溶剤としては、ブチルカノレビトー
ノレ、αテノレピネオーノレ、ブチカノレビトールアセ
テート、エチルセロソルブ、酢酸セロソルブなどの例え
ば90℃〜150℃の高沸点溶剤又は水が用いられる。
またペーストに入れる粉末としては、各種金属、酸化ア
ルミニウム・酸化チタン・酸化亜鉛などの金属酸化物、
硫化亜鉛・硫化カドミウムなどの硫化物、炭酸カルシウ
ム・炭酸マグネシウムなどの炭酸塩、ガラスフリツトな
どの粉末の一種類又は2種類以上を混合したもの、その
他安価に入手できるもの(但し潮解しやすいもの、20
0℃〜300℃程度で融解するようなインジウム、鉛、
錫など低融点のものは好しくない。
)が用いられ、その粒径は印刷性、印刷されたパターン
の精度から10μm以下が望ましい。ペーストの印刷性
の良好な粘度はマスクパターン、スキージ、印刷圧力、
印刷スピード、スクリーンと基板との距離等により変わ
り、10,000〜500,000CPSの範囲が望ま
しい。ペーストの条件を総括すると、1印刷性がよい、
2細いパターン印刷が可能である、3バインダーを焼失
させる時の温度で薄膜の特性を劣化させない、4バイン
ダーを熱分解させた時に印刷マスクのマスク性に悪影響
を与えない(例えばマスタを剥してしまうなど)、5熱
分解時バインダーのすすなど残留物を残さない、6薄膜
を形成時印刷マスクが剥げたりなど変形しないこと、7
印刷パターンの剥離の際水又は有機溶剤になじみ易く剥
離しやすい、等である。
ペーストの作製例 αテノレピネオーノレまたはカノレビトーノレアセテー
ト100重量部に対してエチルセルロースを5〜15重
量部を加え、よく溶解した後アルミナ粉末(粒径1μm
〜5μm)を105〜115重量部加えてよく混練しペ
ーストとした。
実施例 1 1%塩酸水溶液に純度99.99%のIncl3・4H
20を10重量%溶解し、またInに対しSnが2重量
%となるように純度99.99%のSncl4・4H2
0を溶解してITO膜作製用原料液とした。
一方、ガラス基板(コーニング社製#7059)面に前
述の作製例の印刷ペースト (エチルセルロース+αテ
ルピネオール+アルミナ)をスクリーン印刷し、120
℃で15分間脱溶剤を行ない、これを400℃に加熱さ
れたホツトプレート上に移し10分間エチルセルロース
を焼成さた後、ITO膜作製用原料液をスプレーして基
板全面にITO膜を約1000人析出させた。これを純
水を入れたビーカに移して超音波洗浄機にて洗浄しアル
ミナ粉末上のITO膜及びアルミナ粉末を除去して、ガ
ラス基板上にITO膜のパターンを残した。この方法に
よつて作られたITO膜のパターンの端部は従来のメタ
ルマスク法の場合のようにマスクの下へ金属等の膜が廻
り込むことがなく、また膜の端部で膜厚が薄くなること
がなく鮮明なパターンが得られた。また膜のシート抵抗
も50ΩF卜100Ω/?と低く、低抵抗のパターンの
ITO膜が得られた。5N(7)Sncl4・5H20
とSbcl3を原料として作製したアンチモン添加酸化
錫膜でもITO膜と同様の良好な結果が得られた。
実施例 2 次に本薄膜パターン形成法によりInSbホール素子を
作製する場合について説明する。
先ず絶縁保護膜(SiO2)10が施された第4図示の
フエライト基板11の表面にホール素子感磁部]2を除
いてペーストを10〜30μmの厚さにスクリーン印刷
する。
ペーストはエチルセルロース(バインダー)とαテルピ
ネオール(溶剤)とアルミナ粉末(粒径2〜5μm)と
よりなる前述の作製例のもの、印刷スクリーンとして4
00メツシユのものを用いた。次に100℃で10分加
熱してαテルピネオールを蒸発させ、更に250℃で2
0分加熱してエチルセルロースを焼成した後、ホール素
子用半導体のInSbを基板11全面に0.5〜3μm
の厚さに蒸着した。そして次に印刷マスクペースト及び
その上のNSb膜の除去を行なつた。この除去は、軽く
脱脂綿でふき取るか、又は基板を水又はアルコールに潰
けて超音彼振動をかけることにより行なつた。かくして
第4図A,Bに示すように、ホール素子感磁部12には
InSb膜が形成される。次に、電極部13を除いた部
分に、これまでと同じ条件で印刷マスクペーストをスク
リーン印刷し、該ペーストの溶剤及びバインダをそれぞ
れ蒸発及び分解飛散させて後電極金属(0r,Ti,A
u,Ag,Ni等)を基板11の絶縁保護膜10上に蒸
着(メツキ、スパツタリンダ等でもよい)させ、次いで
粉末及びその上の電極金属膜の除去を行なつた。
第4図示のInSbホール素子において、電極部13は
その一部がホール素子感磁部12の上に重なるように絶
縁保護膜10上に形成されるので、InSb膜上に電極
を形成したものに比べて、該電極に半田付けしたリード
線をひつぱつた場合の電極の強度は約2倍以上向上する
。第5図はホール素子感磁部12を基板11の対角線の
方向に傾けて前述のような方法で形成し、これに一部を
重複させて基板11の四隅に電極部13を同じ方法で形
成したInSb膜ホール素子を示し、このものは電極面
積が広くとれて電極強度が大きい。
図において14は一端を電極部13に半田付けし、他端
を図示しない回路基板に半田付するリード線である。こ
のように本発明によれば、バインダーを含有する溶剤に
微粒子を分散させたペーストを基板面に印刷した後、前
記溶剤及びバインダーをそれぞれ蒸発及びほ〜焼失させ
て前記微粒子を前記基板面にパターン状に残し、次いで
該基板面の微粒子付着部及びそれ以外の個所に薄膜を形
成し、前記微粒子及びその上の薄膜を前記基板面から除
去して薄膜をパターン状に加工する方法であるので、従
来のメタルマスク法より鮮明なパターンが得られるとと
もに微細なパターンの形成が可能であり、またエツチン
グ法に比べて工程数が少なく量産化によりコストダウン
ができ、エツチング液がいらないのでどのような金属、
金属酸化膜のパターン形成にも利用でき、更に酸、アル
カリなどエツチング液を使用しないので作業がしやすく
公害の心配がない、印刷用ペーストは広い範囲の材料の
中から選択でき安価なものを比較的自由に選べる等の効
果を有する。
【図面の簡単な説明】
第1図乃至第3図は本発明の方法により薄膜のパターン
を形成する各段階の説明図、第4図A及び第4図Bは本
発明の方法により作製されたInSb膜ホール素子の平
面図及び第4図A(7)IV−IV線截断面図、第5図
A及び第5図Bは本発明の方法により作製したInSb
膜ホール素子の他の例の平面図及び側面図である。 1・・・・・・基板、2・・・・・・ペースト、2A・
・・・・・粉末、3・・・・・・粉末付着表面、4・・
・・・・その他の表面、5・・・・・・薄膜、6・・・
・・・ケース、7・・・・・・水又はアルコール。

Claims (1)

    【特許請求の範囲】
  1. 1 バインダーを含有する溶剤に微粒子を分散させたペ
    ーストを基板面に印刷した後、前記溶剤及びバインダー
    をそれぞれ蒸発及びほぼ焼失させて前記微粒子を前記基
    板面にパターン状に残し、次いで該基板面の微粒子付着
    部及びそれ以外の個所に薄膜を形成し、前記微粒子及び
    その上の薄膜を前記基板面から除去して前記薄膜をパタ
    ーン状に加工することを特徴とする薄膜のパターン形成
    法。
JP12478581A 1981-08-11 1981-08-11 薄膜のパタ−ン形成法 Expired JPS5952553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12478581A JPS5952553B2 (ja) 1981-08-11 1981-08-11 薄膜のパタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12478581A JPS5952553B2 (ja) 1981-08-11 1981-08-11 薄膜のパタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS5827389A JPS5827389A (ja) 1983-02-18
JPS5952553B2 true JPS5952553B2 (ja) 1984-12-20

Family

ID=14894057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12478581A Expired JPS5952553B2 (ja) 1981-08-11 1981-08-11 薄膜のパタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS5952553B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3887765T2 (de) * 1987-03-25 1994-09-22 Sumitomo Electric Industries Verfahren zur Herstellung einer dicken supraleitenden Schicht.
JP2014077164A (ja) * 2012-10-10 2014-05-01 Tocalo Co Ltd パターン形成部材、及びパターン形成方法

Also Published As

Publication number Publication date
JPS5827389A (ja) 1983-02-18

Similar Documents

Publication Publication Date Title
KR960006983B1 (ko) 전기 전도성 패턴의 형성 방법
EP0016231B1 (en) Method of making thick film fine patterns
US5189284A (en) Resistor, process for producing the same, and thermal head using the same
JP2004507884A (ja) 厚膜回路パターニング方法
JPH04186229A (ja) 補助電極付透明電極およびその製造方法
JPS5952553B2 (ja) 薄膜のパタ−ン形成法
US4711835A (en) Process for photolithographing a thick layer of paste deposited on a substrate
WO2020021872A1 (ja) 導電性ペースト、電極及びチップ抵抗器
JPS5926662B2 (ja) 無電解メッキ活性金属材料ペ−ストおよびそれを用いたメッキ方法
JP2007165085A (ja) チップ型ヒューズ素子の製造方法
JP2699381B2 (ja) 抵抗体の製造方法
KR100555896B1 (ko) 플라즈마 디스플레이 패널의 금속 버스 전극 제조방법
JPS639327B2 (ja)
JP2730176B2 (ja) 印刷回路用ペースト
JPH05274917A (ja) 酸化錫透明導電膜
JPS5826121B2 (ja) 透明導電膜精密パタ−ン形成法
JPS6047412A (ja) 電子部品の製造方法及び導電性ペ−スト組成物
JPS5814006B2 (ja) 酸化すゞ導電膜の選択的除去方法
JPH0465802A (ja) 薄膜形成方法
JPH04269889A (ja) 薄膜回路形成法
JPH01304702A (ja) 抵抗体の製造方法及びサーマルヘッドの製造方法
JP2933135B2 (ja) 抵抗体の製造方法及びサーマルヘッドの製造方法
JPS61294888A (ja) 厚膜電極
JPH07297556A (ja) 多層セラミック電子部品の製造方法
JPS62266450A (ja) ガスセンサの製造方法