JPS5951564A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPS5951564A JPS5951564A JP16275482A JP16275482A JPS5951564A JP S5951564 A JPS5951564 A JP S5951564A JP 16275482 A JP16275482 A JP 16275482A JP 16275482 A JP16275482 A JP 16275482A JP S5951564 A JPS5951564 A JP S5951564A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- implanted
- polysilicon
- ions
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁基板上に半導体を形成する工程でイオン注
入した際に、半導体内に注入された電荷を速やかに外部
に逃し、半導体素子の静電破壊を防止する事に関するも
のである。
入した際に、半導体内に注入された電荷を速やかに外部
に逃し、半導体素子の静電破壊を防止する事に関するも
のである。
従来のこの種の製造方法の一例を第１図に示す。
絶縁性の高い石英基板１の上にポリシリコンを１０００
〜２００ＯＡ気相成長させ、フォトリソグラフィーによ
り任意の形状のポリシリコン２を形成する。
〜２００ＯＡ気相成長させ、フォトリソグラフィーによ
り任意の形状のポリシリコン２を形成する。
その後、熱酸化法によシポリシリコン上にシリコン酸化
膜３″ｆ：５００〜１００ＯＡ形成させた後、ポリシリ
コンの不純物濃度制御の為、リンを注入量（０，１〜９
） Ｘ Ｊ［）！’ｍ−”ｙ加速ｔＫ 圧８０ＫｏＶ
テ、イオン注入４を注入用試料台５の上で行なう。注
入された不純物と共に注入された電荷６の逃げ道は、図
中７のようなルートが望ましいが最悪時は図中８のよう
に、シリコン酸化膜３を空き破９、直接外部に電荷が逃
げていた。以上のように、従来方法はシリコン酸化膜２
が静電破壊する欠点が存在していた。
膜３″ｆ：５００〜１００ＯＡ形成させた後、ポリシリ
コンの不純物濃度制御の為、リンを注入量（０，１〜９
） Ｘ Ｊ［）！’ｍ−”ｙ加速ｔＫ 圧８０ＫｏＶ
テ、イオン注入４を注入用試料台５の上で行なう。注
入された不純物と共に注入された電荷６の逃げ道は、図
中７のようなルートが望ましいが最悪時は図中８のよう
に、シリコン酸化膜３を空き破９、直接外部に電荷が逃
げていた。以上のように、従来方法はシリコン酸化膜２
が静電破壊する欠点が存在していた。
本発明は、この欠点を解決する為、注入された電荷６を
速やかに注入用試料台５へ逃がす様に工夫したもので、
以下、図面について説明する。
速やかに注入用試料台５へ逃がす様に工夫したもので、
以下、図面について説明する。
第２図は本発明に基づき加工された素子のイオン注入中
の断面図であシ素子の形成工程は従来方法と同じである
が、導電＆ｆｆ１４′ｆｔコーティングする工程のみが
本発明に基づき付加されている。これによシ注入された
電荷１５は、図中１６に示すようにポリシリコン１０→
シリコン酸化膜１１→導電膜１４→注入試料台１３へ速
やかにｉ号車ができる。ここで導電膜１４はポリシリコ
ン１０全体を包み、かつ電気抵抗が低いので、ポリシリ
コン１０中の集中電界、発生を抑えられる為、静電破壊
は起らない。
の断面図であシ素子の形成工程は従来方法と同じである
が、導電＆ｆｆ１４′ｆｔコーティングする工程のみが
本発明に基づき付加されている。これによシ注入された
電荷１５は、図中１６に示すようにポリシリコン１０→
シリコン酸化膜１１→導電膜１４→注入試料台１３へ速
やかにｉ号車ができる。ここで導電膜１４はポリシリコ
ン１０全体を包み、かつ電気抵抗が低いので、ポリシリ
コン１０中の集中電界、発生を抑えられる為、静電破壊
は起らない。
実施例では導電膜１４として、アルミニウムをエレクト
ロンビーム蒸着により１ｏｏＯＸコーテイングしイオン
注入を行なった。これによると従来の静電破壊による素
子不良率５０％に対し、本発明による方法でＩｉＯ％と
大きな効果が得られ、その有効性をＷ認できた。
ロンビーム蒸着により１ｏｏＯＸコーテイングしイオン
注入を行なった。これによると従来の静電破壊による素
子不良率５０％に対し、本発明による方法でＩｉＯ％と
大きな効果が得られ、その有効性をＷ認できた。
以上説明したように静電破壊防止に有効であるから素子
の歩留シ向上ができる。又当方式は基板表面にコーティ
ングするだけでよいので、安価かつ製造工程の変更も最
小で済む。そして、素子構成も変えなくてよいので、素
子寸法の増大もない。
の歩留シ向上ができる。又当方式は基板表面にコーティ
ングするだけでよいので、安価かつ製造工程の変更も最
小で済む。そして、素子構成も変えなくてよいので、素
子寸法の増大もない。
説明文では、石英基板−ポリシリコン−酸化膜の三重構
造を例として挙げたが、サファイア基板上にシリコン素
子を形成するＳＯＳや、絶縁基板上に半導体素子を形成
するＴＰＴ全般に応用できる。又、酸化膜破壊を例と挙
げたが、他の種類の絶縁膜や、ｐｎ接合でも同じ効果が
得られる事は明らかである。そして、導電膜としては、
導電性があシ、薄膜コーティングできる物質は全て使用
可能である。
造を例として挙げたが、サファイア基板上にシリコン素
子を形成するＳＯＳや、絶縁基板上に半導体素子を形成
するＴＰＴ全般に応用できる。又、酸化膜破壊を例と挙
げたが、他の種類の絶縁膜や、ｐｎ接合でも同じ効果が
得られる事は明らかである。そして、導電膜としては、
導電性があシ、薄膜コーティングできる物質は全て使用
可能である。
第１図は従来のイオン注入中の断面状態、第２図は本発
明によるイオン注入中の断面状態を示す。 １．９・・・石英基板 ２ 、 Ｉｔ）・・・任意形状のポリシリコン（３、１
１・・・シリコン酸化膜 ４、Ｉ２・・争イオン注入 ５、Ｉ３・・・注入用試料台 ６．１５・・・注入された電荷 ７・・・・・注入された電荷の望ましい逃げ道８・・・
・・注入された電荷の）ｄ悪の逃げ道１４・ ・ ・
・ ・導電膜 以 上 出願人 株式会社Ｈ”ｉ訪精工舎 代理人 弁理士最 上 務 第１図 ２ 第２図 １、事件の表示 昭和５７年特許願第 １６２７５４号 発明の３称 半導体製造方法 ３、補正をする者 事件との関係 出願人 東京都新宿区西新宿２丁目４番１号 （２５６）株式会社 諏 訪 精 工 舎４、 （ｔ
埋入 代表取締役 中 村 恒 也５、
補正により増加する発明の数 α ある會、［加速電圧８０にθＶで、」に補正する。
明によるイオン注入中の断面状態を示す。 １．９・・・石英基板 ２ 、 Ｉｔ）・・・任意形状のポリシリコン（３、１
１・・・シリコン酸化膜 ４、Ｉ２・・争イオン注入 ５、Ｉ３・・・注入用試料台 ６．１５・・・注入された電荷 ７・・・・・注入された電荷の望ましい逃げ道８・・・
・・注入された電荷の）ｄ悪の逃げ道１４・ ・ ・
・ ・導電膜 以 上 出願人 株式会社Ｈ”ｉ訪精工舎 代理人 弁理士最 上 務 第１図 ２ 第２図 １、事件の表示 昭和５７年特許願第 １６２７５４号 発明の３称 半導体製造方法 ３、補正をする者 事件との関係 出願人 東京都新宿区西新宿２丁目４番１号 （２５６）株式会社 諏 訪 精 工 舎４、 （ｔ
埋入 代表取締役 中 村 恒 也５、
補正により増加する発明の数 α ある會、［加速電圧８０にθＶで、」に補正する。
Claims (1)
- 絶縁基板上に半導体素子を形成する工程で、イオン注入
する際に、その表面に導電膜をコーティングする事を特
徴とする半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16275482A JPS5951564A (ja) | 1982-09-17 | 1982-09-17 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16275482A JPS5951564A (ja) | 1982-09-17 | 1982-09-17 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5951564A true JPS5951564A (ja) | 1984-03-26 |
Family
ID=15760613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16275482A Pending JPS5951564A (ja) | 1982-09-17 | 1982-09-17 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951564A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933257A (en) * | 1986-10-13 | 1990-06-12 | Mitsubishi Denki Kabushiki Kaisha | Positive quinone diazide photo-resist composition with antistatic agent |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127157A (en) * | 1976-04-19 | 1977-10-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor |
-
1982
- 1982-09-17 JP JP16275482A patent/JPS5951564A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127157A (en) * | 1976-04-19 | 1977-10-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933257A (en) * | 1986-10-13 | 1990-06-12 | Mitsubishi Denki Kabushiki Kaisha | Positive quinone diazide photo-resist composition with antistatic agent |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH033388B2 (ja) | ||
| JPS5951564A (ja) | 半導体製造方法 | |
| JPS62293773A (ja) | 半導体装置の製造方法 | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| JPS5624937A (en) | Manufacture of semiconductor device | |
| JPS59205762A (ja) | 半導体装置の製造方法 | |
| JPS58154259A (ja) | 半導体ｒｏｍの製造方法 | |
| JPS6245072A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS60116128A (ja) | 半導体装置の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3492718B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6243341B2 (ja) | ||
| JPH01165114A (ja) | 半導体装置 | |
| JPH01109716A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH01276761A (ja) | 半導体装置の製造方法 | |
| JPH04254322A (ja) | 半導体装置の製造方法 | |
| JPS60202943A (ja) | 絶縁膜の形成方法 | |
| JPH0474440A (ja) | 半導体装置の製造方法 | |
| JPH027561A (ja) | 半導体装置 | |
| JPS61147565A (ja) | 半導体装置の製造方法 | |
| JPH02105518A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03214727A (ja) | 半導体装置の製造方法 | |
| JPS6163025A (ja) | イオン注入方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPH0282523A (ja) | 半導体装置の製造方法 |