JP3492718B2 - 半導体記憶装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、フローティングゲー
ト型の電界効果トランジスタからなる半導体記憶装置の
製造方法に関するものである。

【０００２】

【従来の技術】従来、電気的書き込み消去が可能なＥＥ
ＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅ
ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）の１つ
として、トンネリング電流注入により、書き込み消去を
行うフローティングゲート型の半導体記憶装置は、拡散
層上の薄い絶縁膜を介して電荷のトンネリング注入を行
い、絶縁膜上のフローティングゲート電極に電荷を蓄積
させ、トランジスタのしきい値電圧を変化させて情報を
記憶させることを原理としている。

【０００３】図５に代表的なフローティングゲート型の
半導体記憶装置の断面構造図を示す。図５に示すよう
に、Ｐ型のシリコン基板１の中にＮ型拡散層からなるソ
ース領域２およびドレイン領域３にまたがって比較的厚
い酸化シリコン膜４が形成されている。この酸化シリコ
ン膜４のドレイン領域３上の一部分のみを開孔し、この
開孔部にトンネリング媒体となりうる薄い酸化シリコン
膜５を形成する。酸化シリコン膜４，５の上にフローテ
ィングゲート電極６，酸化シリコン膜７およびコントロ
ールゲート電極８が順次積層された構造となっている。

【０００４】従来、図５のようなフローティングゲート
型の半導体記憶装置を製造する場合、通常ドレイン領域
３、さらにソース領域２にまたがって比較的厚い酸化シ
リコン膜４を形成し、この酸化シリコン膜４の一部分を
公知のフォトエッチング技術により開孔し、この開孔部
に通常１５〜２０Ｖのプログラム電圧で書き込み消去が
できるように、１０ｎｍ程度の非常に薄い酸化シリコン
膜５を形成させる。

【０００５】このとき、書き込み消去を行うためにはフ
ローティングゲート電極６には正および負の両方向の電
圧が印加される。フローティングゲート電極６に正電圧
を印加した場合、電子はドレイン領域３からフローティ
ングゲート電極６に流れ込み、トランジスタのしきい値
電圧は正方向にシフトする。このとき、酸化シリコン膜
４の直下はＮ型拡散層であるため、その表面は蓄積状態
となり印加電圧はすべて酸化シリコン膜５に印加され
る。このため電子の注入効率は十分高い。

【０００６】これに対し、フローティングゲート電極６
に負電圧を印加した場合、フローティングゲート電極６
中に蓄積された電子はドレイン領域３に向かって放出さ
れ、トランジスタのしきい値電圧は負方向にシフトす
る。しかし、このとき、拡散層の表面には空乏層が広が
るため印加電圧は空乏層と酸化シリコン膜５に分圧され
る。このため、電子の放出効率は低下する。

【０００７】この問題を解決するため、通常、ドレイン
領域３の拡散層を高濃度にする必要がある。ドレイン領
域３の形成には通常、１×１０¹⁴ｃｍ^-2程度の燐イオン
注入が用いられる。これらの拡散層上に形成された酸化
シリコン膜５上にはさらにフローティングゲート電極６
を形成するが、通常、フローティングゲート電極６は多
結晶シリコン膜に熱拡散により燐原子を３×１０²⁰ｃｍ
^-3程度拡散して行われる。

【０００８】さらに、コントロールゲート電極８とフロ
ーティングゲート電極６との間の酸化シリコン膜７の形
成は１０５０℃以上の高温で行われる。これは、以下の
理由からである。すなわち、酸化シリコン膜７がフロー
ティングゲート電極６の多結晶シリコン膜上に形成され
た酸化シリコン膜である。このような、多結晶シリコン
膜を酸化して形成された酸化シリコン膜を用いて、良好
な電気特性を得るためには１０５０℃以上の高温酸化が
必須である。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
ようなドレイン領域３およびフローティングゲート電極
６の形成方法では、ドレイン領域３およびフローティン
グゲート電極６中に多量の燐原子が存在する。フローテ
ィングゲート電極６中には３×１０²⁰ｃｍ^-3もの燐原子
が存在するため、これらの燐原子はフローティングゲー
ト電極６上の酸化シリコン膜７形成中の高温にさらされ
ると、容易に酸化シリコン膜５中に拡散する。

【００１０】この出願の発明者らは、酸化シリコン膜５
中に多量の燐原子が含有されると、酸化シリコン膜５の
粘性が増大し、外部からの応力により酸化シリコン膜自
体が変形しやすくなることを見出した。一般に、酸化シ
リコン膜の粘性流動開始温度は９５０℃近辺といわれて
いるが、燐原子などの不純物が酸化シリコン膜中に入る
ことにより粘性流動はさらに促進される。特に、フロー
ティングゲート電極６の多結晶シリコン上の酸化シリコ
ン膜７を形成する工程では１０５０℃以上の高温処理が
印加されることからも酸化シリコン膜５は容易に粘性流
動を起こす条件下になる。

【００１１】さらに、この出願の発明者らは、これら高
温の酸化工程中にフローティングゲート電極６の多結晶
シリコン膜の結晶粒が成長し、さらに多結晶シリコン膜
が酸化されることによって体積膨脹が生じることを見出
した。このため酸化シリコン膜５には大きな応力が印加
される。しかし、これらの応力は粘性流動による酸化シ
リコン膜５の変形により緩和される。

【００１２】図６はこのときのトンネリング酸化膜の変
形の様子をスケッチしたものである。図６（ａ）のよう
に熱処理前は平坦であったトンネリング酸化膜である酸
化シリコン膜５とフローティングゲート電極６の界面
は、熱処理後には図６（ｂ）のように平坦性が著しく悪
化している。１３は結晶粒界である。酸化シリコン膜５
の膜厚は不均一になり、厚い部分および薄い部分が観察
される。トンネリング電流は酸化シリコン膜５の最も薄
い部分で制限され、フローティングゲート型ＥＥＰＲＯ
Ｍの書き込み消去寿命は酸化シリコン膜５の信頼性によ
り制限される。さらには、酸化シリコン膜５の寿命は酸
化シリコン膜５の単位面積を通過した電荷量により決定
される。

【００１３】したがって、このように酸化シリコン膜５
の膜厚に不均一が生じた場合、電界集中やトラップの発
生などにより、薄膜化した部分でトンネリング酸化膜で
ある酸化シリコン膜５は絶縁破壊を起こしやすくなる。
言い換えれば、繰り返し書き込み消去を行った場合、ト
ンネリング酸化膜は非常に絶縁破壊しやすくなり、信頼
性の確保が非常に難しいといった問題点を有している。

【００１４】さらにこの出願の発明者は、このような問
題に加え、酸化シリコン膜５を形成するドレイン領域３
をイオン注入により形成した場合、ある特定のイオン注
入ドーズ量であれば、イオン注入による損傷が生じ、そ
の上に形成した酸化シリコン膜の絶縁破壊特性が著しく
劣化することを見出した。劣化が発生するドーズ量は後
ほど説明するが、図２に示すように燐イオン注入では１
×１０¹⁴ｃｍ^-2、砒素イオン注入では５×１０¹³ｃｍ^-2
である。

【００１５】従来の製造方法によれば、ドレイン領域３
には１×１０¹⁴ｃｍ^-2程度の燐イオン注入が使用される
のが通常である。このドーズ量では絶縁破壊耐圧の劣化
があり、書き込み消去の繰り返し信頼性を十分満足する
ことができない。この発明は、上記従来技術の問題を解
決するものであり、繰り返し書き換え回数の増加を容易
に実現できる半導体記憶装置の製造方法を提供すること
を目的とするものである。

【００１６】

【課題を解決するための手段】この発明の半導体記憶装
置の製造方法は、トンネリング媒体となりうる絶縁膜お
よび第１の絶縁膜上に第１の多結晶シリコン膜を減圧Ｃ
ＶＤ法により５６０℃で堆積することにより第１の多結
晶シリコン膜を結晶粒が小さくアモルファスシリコンに
近い状態とし、第１の多結晶シリコン膜に反対導電型の
不純物を拡散してフローティングゲート電極を形成する
ときに、フローティングゲート電極の拡散源として砒素
を用いる。この場合、拡散層の拡散源として砒素を用
い、砒素イオン注入のドーズ量を１×１０¹⁴〜２×１０
¹⁴ｃｍ^-2とすることが好ましい。

【００１７】 また、拡散層の拡散源として燐を用い、
燐イオン注入のドーズ量を２×１０¹⁴〜３×１０¹⁴ｃｍ
^-2としてもよい。

【００１８】

【作用】この出願の発明者の検討によれば、繰り返し書
き換えにより破壊するのはトンネリング絶縁膜の薄い酸
化シリコン膜である。その破壊は酸化シリコン膜が薄膜
化された領域の下部で発生している。この発明のように
フローティングゲート電極の多結晶シリコンへの拡散源
として砒素を用いることにより、フローティングゲート
電極からトンネリング絶縁膜へ不純物が拡散することを
低減できる。

【００１９】その結果としてトンネリング絶縁膜の粘性
流動を抑制することができる。さらにこれによって、コ
ントロールゲート電極上の酸化シリコン膜を形成する時
の熱処理により、トンネリング絶縁膜の酸化シリコン膜
が変形および薄膜化を抑制することができる。このた
め、繰り返し書き換えを行っても破壊しにくくなり、信
頼性確保が非常に容易になる。

【００２０】さらに、イオン注入によりトンネリング絶
縁膜の酸化シリコン膜直下に拡散層を形成する場合、砒
素イオン注入では１〜２×１０¹⁴ｃｍ^-2、燐イオン注入
では２〜３×１０¹⁴ｃｍ^-2とすることによりトンネリン
グ絶縁膜の信頼性を向上させることができる。また、フ
ローティングゲート電極となる第１の多結晶シリコン電
極をアモルファスシリコンの状態で堆積することによ
り、トンネリング絶縁膜の薄膜化を抑制することができ
る。

【００２１】

【実施例】この発明の実施例を図面を用いて説明する。
図１はこの発明の一実施例を示した工程順断面図であ
る。まず、図１（ａ）に示すようにＰ型シリコン基板１
上に公知の選択拡散技術を用いてフォトレジストを注入
マスクとして、砒素イオンを加速電圧１００ｋＶで１．
５×１０¹⁴ｃｍ^-2イオン注入し、その後第１の酸化シリ
コン膜４を９００℃、水素／酸素比＝１：２に酸素の４
重量％のＨＣｌを添加した雰囲気中で形成する。

【００２２】なお、イオン注入種は砒素を用いた方が、
この発明に示すように高信頼性のトンネリング絶縁膜を
実現できるが、やむを得ず燐イオン注入を用いる場合の
イオン注入条件としては加速電圧１００ｋＶ、ドーズ量
２．５×１０¹⁴ｃｍ^-2を使用することができる。第１の
酸化シリコン膜４の厚さは、基板からのトンネリングが
起こらないように厚くする必要があり、この実施例では
５０ｎｍとした。つぎに、ドレイン領域３上の第１の酸
化シリコン膜４の所定の部分を公知のフォトエッチング
技術によりエッチングを行い、トンネリング領域となる
開孔部を形成する。この実施例では緩衝ふっ酸によるウ
ェットエッチングにより開孔部を形成している。

【００２３】つぎに、図１（ｂ）に示すように、トンネ
リング媒体となりうる薄い酸化シリコン膜５を開孔部に
形成するが、その形成方法としてこの実施例では９００
℃、水素／酸素比＝１：６で酸素に対し４重量％のＨＣ
ｌを添加した熱酸化により形成する。トンネリング効果
を有効に利用するためには、酸化シリコン膜５の厚さを
５〜１０ｎｍにする必要があり、この実施例では８ｎｍ
形成させた。

【００２４】つぎに、図１（ｃ）に示すように、酸化シ
リコン膜５の上に多結晶シリコン膜を減圧ＣＶＤ法によ
り５６０℃で４００ｎｍ成長させ、つぎにこの多結晶シ
リコン膜を導電化するため、砒素イオン注入により加速
エネルギー１００ｋＶ、ドーズ量２×１０¹⁶ｃｍ^-2でイ
オン注入し、公知のフォトエッチング技術により多結晶
シリコン膜よりなるフローティングゲート電極６を形成
する。

【００２５】このとき、第１の多結晶シリコン膜を５６
０℃の低温で成長させることにより、多結晶シリコン膜
の結晶粒は小さくなり、アモルファス状態に近い形とな
る。あらかじめ、フローティングゲート電極６となる多
結晶シリコンの結晶粒を小さくすることにより、その後
のコントロールゲート酸化膜７の形成時の熱処理によ
り、フローティングゲート電極６の多結晶シリコンの結
晶粒が大きく成長し、応力を発生するのを抑制すること
ができ、粘性流動で変形しやすくなったトンネリング酸
化膜の薄膜化を抑制することができる。

【００２６】一方、この実施例のような、２×１０¹⁶ｃ
ｍ^-2程度の高ドーズイオン注入によっても、フローティ
ングゲート電極６である多結晶シリコンの結晶粒は破壊
され、アモルファス化するため、砒素イオン注入によ
り、フローティングゲートから不純物がトンネリング酸
化膜中に拡散するのを抑制する効果に加え、コントロー
ルゲート酸化膜形成時の熱処理中に多結晶シリコン膜の
結晶粒が巨大に成長し、応力を発生するのを抑制する効
果がある。

【００２７】つぎに、通常の熱酸化により、酸化シリコ
ン膜７をフローティングゲート電極６上で４５ｎｍ形成
する。このとき、多結晶シリコン膜上の酸化シリコン膜
として十分な絶縁破壊特性を確保するためには、１０５
０℃以上の高温酸化が必要とされ、この実施例では１０
５０℃、酸素／窒素分圧比３０％の分圧酸化により形成
する。

【００２８】その後、燐を３×１０²⁰ｃｍ^-2ドープした
多結晶シリコン膜を減圧ＣＶＤ法により６１０℃で４０
０ｎｍ堆積させ、つぎに公知のフォトエッチング技術に
より多結晶シリコン膜よりなるコントロールゲート電極
８を形成する。つぎに図１（ｄ）に示すように公知の減
圧ＣＶＤ法により、酸化シリコン膜９を全面に堆積後、
酸化シリコン膜９に公知のフォトエッチング技術により
コンタクト孔を開孔し、アルミニウムで電極１０を形成
し、図１（ｄ）のようなフローティングゲート型の半導
体記憶装置を作成することができる。

【００２９】以上のようにして得られたフローティング
ゲート型の半導体記憶装置の繰り返し書き換えの一例を
図３に示す。縦軸は累積不良率、横軸は書き換え回数で
ある。図３に示すようにこの実施例のような、トンネリ
ング酸化膜直下の拡散層およびフローティングゲート電
極６の不純物拡散源に砒素を用いた場合の半導体記憶装
置の書き換え特性（実線１１）はトンネリング酸化膜直
下の拡散層およびフローティングゲート電極６の不純物
拡散に燐を使用した場合（実線１２）に比べ非常にすぐ
れていることがわかる。

【００３０】図４はこれらフローティングゲート型の半
導体記憶装置の繰り返し書き換え消去回数を制限してい
るトンネリング酸化膜の絶縁破壊に至る電荷量とコント
ロールゲート酸化膜を形成する温度および熱処理（酸
化）時間を示したものである。●は従来方法、○は実施
例方法である。コントロールゲート酸化膜は良好な絶縁
破壊特性を得るためにはなるべく高温で行いたいが、図
４に示すように従来方法で形成したものでは例えば１１
００℃で３０分酸化を行うと絶縁破壊に至る電荷量は熱
処理を加えない場合の１／１，０００以下に減少し、十
分な書き込み消去回数を得ることができない。その対策
としてやや低温の１０５０℃の酸化を用いれば、絶縁破
壊に至る電荷量は飛躍的に向上するが、それでも熱処理
を加えないものに比べて十分ではない。フローティング
ゲート電極６の不純物拡散に砒素を用いた場合、フロー
ティングゲート電極６からの拡散を抑制できるため、１
１００℃で熱処理を行った場合でも絶縁破壊に至る電荷
量を従来の製造方法に比べ、１００倍以上に十分高く維
持できる。その結果として、繰り返し書き込み消去特性
を改善することができる。

【００３１】

【発明の効果】以上のように、この発明の半導体記憶装
置の製造方法によれば、フローティングゲート電極の拡
散源として砒素を用いているので、その後、高温で酸化
を行っても、トンネリング絶縁膜厚が不均一になった
り、薄膜化したりすることがなく、繰り返し書き換えを
行っても破壊しにくくなり、信頼性の確保が容易とな
り、フローティングゲート型の半導体記憶装置の高性能
化に大きく寄与することができる。

【図面の簡単な説明】

【図１】この発明の半導体記憶装置の製造方法の一実施
例を説明するための工程順断面図である。

【図２】Ｎ型拡散層の形成に燐および砒素イオン注入を
用いた場合の注入ドーズ量と酸化膜の絶縁破壊特性劣化
の説明図である。

【図３】この発明の効果を説明するための繰り返し書き
換え回数の特性図である。

【図４】この発明の効果を説明するための絶縁破壊に至
る電荷量の特性図である。

【図５】フローティングゲート型の半導体記憶装置の構
造を説明するための断面図である。

【図６】従来法を用いた場合のトンネリング酸化膜の薄
膜化の説明図である。

【符号の説明】

１ Ｐ型シリコン基板 ２ ソース領域 ３ ドレイン領域（拡散層） ４ 酸化シリコン膜（第１の絶縁膜） ５ トンネリング媒体となりうる薄い酸化シリコン膜
（絶縁膜） ６ フローティングゲート電極 ７ 酸化シリコン膜（第２の絶縁膜） ８ コントロールゲート電極 ９ 酸化シリコン膜 １０ アルミニウム電極

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 一導電型半導体シリコン基板の表面から
   内部にかけて前記シリコン基板と反対導電型の拡散層を
   形成する工程と、 前記シリコン基板の表面上に第１の絶縁膜を形成する工
   程と、 前記第１の絶縁膜の所定の部分に前記拡散層に達するよ
   うな開孔部を形成する工程と、 前記開孔部の拡散層表面上にトンネリング媒体となりう
   る絶縁膜を形成する工程と、 前記トンネリング媒体となりうる絶縁膜および前記第１
   の絶縁膜上に第１の多結晶シリコン膜を減圧ＣＶＤ法に
   より５６０℃で堆積することにより前記第１の多結晶シ
   リコン膜を結晶粒が小さくアモルファスシリコンに近い
   状態とする工程と、 前記第１の多結晶シリコン膜に反対導電型の不純物を拡
   散してフローティングゲート電極を形成する工程と、 前記フローティングゲート電極の表面を酸化して第２の
   絶縁膜を形成する工程と、 前記第２の絶縁膜上に第２の多結晶シリコン膜を堆積す
   るとともに反対導電型の不純物を拡散してコントロール
   ゲート電極を形成する工程とを含む半導体記憶装置の製
   造方法であって、 前記フローティングゲート電極の拡散源として砒素を用
   いることを特徴とする半導体記憶装置の製造方法。
2. 【請求項２】 前記拡散層の拡散源として砒素を用い、
   砒素イオン注入のドーズ量が１×１０¹⁴〜２×１０¹⁴ｃ
   ｍ^-2である請求項１記載の半導体記憶装置の製造方法。
3. 【請求項３】 前記拡散層の拡散源として燐を用い、燐
   イオン注入のドーズ量が２×１０¹⁴〜３×１０¹⁴ｃｍ^-2
   である請求項１記載の半導体記憶装置の製造方法。