JPS5950583A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5950583A JPS5950583A JP57162006A JP16200682A JPS5950583A JP S5950583 A JPS5950583 A JP S5950583A JP 57162006 A JP57162006 A JP 57162006A JP 16200682 A JP16200682 A JP 16200682A JP S5950583 A JPS5950583 A JP S5950583A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layers
- layer
- transmitted
- semiconductor device
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/40—Piezoelectric or electrostrictive devices with electrical input and electrical output, e.g. functioning as transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
体発明は半導体装置に係り、特に新規々回路構成を有す
る才Ｍ！体集積回路装擢”（ＩＣ）に関する。
る才Ｍ！体集積回路装擢”（ＩＣ）に関する。
０）） 従来技術２問題点
ＩＣＩ−Ｊ半）ｌＩ仙、基板ＵｉＪに複数のトランジス
タ素子べ・抵抗素子なとの回ｌｉ！！１累子か設けらｔ
シ、その基板上面でこれらの回路素子が導電配線層によ
って相ｈＫ揺絖されて電子回路が構成される。したがっ
て、多数の回路素子か設けられるＩＯでは、その配線層
を多層に積層する構成か採られる。
タ素子べ・抵抗素子なとの回ｌｉ！！１累子か設けらｔ
シ、その基板上面でこれらの回路素子が導電配線層によ
って相ｈＫ揺絖されて電子回路が構成される。したがっ
て、多数の回路素子か設けられるＩＯでは、その配線層
を多層に積層する構成か採られる。
特ｒ（遅生１回路素子の微細化が進み、壕だ高度に集積
化されてｒ、Ｓｘｃ大規大規模目積回路ＶＬＳＩ（超Ｌ
ＳＩ）が製造されてくると、このような配線層の多層構
造は避けるこ々ができない構造である。即ち１例えｔｄ
ｅ、４にヒツトＦ１． Ａ Ｍ （、Ｒａｎｄ、ａｍＡ
ｃｃｅｓｓ ＋＋＋ｅｍｏｒｙ）でｋｉ ｂｉ ｗ、
局Ｉｔま少なくさも３層以上の積み重ねが必要となる。
化されてｒ、Ｓｘｃ大規大規模目積回路ＶＬＳＩ（超Ｌ
ＳＩ）が製造されてくると、このような配線層の多層構
造は避けるこ々ができない構造である。即ち１例えｔｄ
ｅ、４にヒツトＦ１． Ａ Ｍ （、Ｒａｎｄ、ａｍＡ
ｃｃｅｓｓ ＋＋＋ｅｍｏｒｙ）でｋｉ ｂｉ ｗ、
局Ｉｔま少なくさも３層以上の積み重ねが必要となる。
しかしながら、余りに多層（・こ積層すると、 ＩＣ
の特性１倍頒性並ひに歩留にＤｊ捷Ｌ＜ない影響が生れ
る。例えは、第１図に一例としてのＩＣの部分断面構消
を例示してぃ不か、封・、１層の多結晶シリコン膜ｌ吉
第２層の多結晶シリコン膜２との間のＡ部分で短絡か起
Ｆ１＋すく、−ま／ζ第３層のナルミニツム膜３はＢ部
分で断線がｊｉ５りゃすいＬいうように１上記の第１層
がら第３層までの配Ｎ１．層とそのｉｉ４ Ｋ介在さセ
る絶縁膜４の積み重ねのだめ。
の特性１倍頒性並ひに歩留にＤｊ捷Ｌ＜ない影響が生れ
る。例えは、第１図に一例としてのＩＣの部分断面構消
を例示してぃ不か、封・、１層の多結晶シリコン膜ｌ吉
第２層の多結晶シリコン膜２との間のＡ部分で短絡か起
Ｆ１＋すく、−ま／ζ第３層のナルミニツム膜３はＢ部
分で断線がｊｉ５りゃすいＬいうように１上記の第１層
がら第３層までの配Ｎ１．層とそのｉｉ４ Ｋ介在さセ
る絶縁膜４の積み重ねのだめ。
積層数か堆加する程段差が大きくなって段差部分で絶縁
膜〃・ｒ、ｂ ＜なれＩ−Ｌ短絡を起し７やすくなり、
配線層か縛くなれは断線を起りやすくノンる。
膜〃・ｒ、ｂ ＜なれＩ−Ｌ短絡を起し７やすくなり、
配線層か縛くなれは断線を起りやすくノンる。
更に、他の問題片身して、このように配線層の積み重ね
を繰り返えせは、！Ｊ！造ユニ稈が抜雑化う−ると共に
、気相成長する際の加熱、ダＩ″ｉ被掬後の熱処理によ
って数１００℃に半導体基板が加熱され。
を繰り返えせは、！Ｊ！造ユニ稈が抜雑化う−ると共に
、気相成長する際の加熱、ダＩ″ｉ被掬後の熱処理によ
って数１００℃に半導体基板が加熱され。
基板中の素子に悪影響を与える。即ち１回路素子の電気
的特性が温度処理の繰り返えしによって次第にｙ化して
くる。
的特性が温度処理の繰り返えしによって次第にｙ化して
くる。
ところで、ＩＣをＬＳ丁、ＶＬＳ１工と微細化して高集
積化させるわけは、電子回路の実装密度を上けて、消費
電力を小さく且つ高速動作させることが主目的である。
積化させるわけは、電子回路の実装密度を上けて、消費
電力を小さく且つ高速動作させることが主目的である。
そのため、高集積化する現在の構造かＶＬＳ Ｉ程度で
行き詰ってくる古、現在の二次元的々工Ｃを上層に私み
重ねる三次元的（立体的）な構造か提唱され、最近真剣
にこのや体内構造か検討されている。しかし、このよう
々三次元構形はその配線層の形成が極めて複雑なもの々
なり、ＩＯのコストを高くする最大の原因がこの配線層
形成となる。
行き詰ってくる古、現在の二次元的々工Ｃを上層に私み
重ねる三次元的（立体的）な構造か提唱され、最近真剣
にこのや体内構造か検討されている。しかし、このよう
々三次元構形はその配線層の形成が極めて複雑なもの々
なり、ＩＯのコストを高くする最大の原因がこの配線層
形成となる。
（Ｃ）発明の目的
本発明は上記したよう々多層配線にか＼る問題点を出来
る限り解消させて、高度に集積化させても表■１が平坦
化し、且つ構造が簡単になるＩＣを提案するものである
。
る限り解消させて、高度に集積化させても表■１が平坦
化し、且つ構造が簡単になるＩＣを提案するものである
。
（ｄ）発明の構成
その目的は、複数の圧電素子を絶縁体内に設けて、該圧
電菓子相互の聞に弾性波によって侶りが伝達される構造
をもった半導体装置によって達成することができ７以下
詳細に説明する。
電菓子相互の聞に弾性波によって侶りが伝達される構造
をもった半導体装置によって達成することができ７以下
詳細に説明する。
（θ）発明の実施例
ところで、メモリや論理回路なとのＩＣでは電圧パルス
により信号“丁ダは“０”を伝達しており。
により信号“丁ダは“０”を伝達しており。
市１源ラインを除き、導電、配線層は殆んとこのような
イご号を伝える信号ラインである。
イご号を伝える信号ラインである。
−力、圧電素子に電圧を印加すれｔゴミ気エネルギーを
振動エネルギーに変えられることか知られており１本発
明はこのようなヒエゾ効果を利用して１例えは上下間に
信号を伝達しようとするものである。
振動エネルギーに変えられることか知られており１本発
明はこのようなヒエゾ効果を利用して１例えは上下間に
信号を伝達しようとするものである。
第２図は本発明にかＸる一実施例（７，１構追ｋＪ＋面
図で、下層のニレブ酸すグーウム（ＬｉＮｂ（１３）１
１の両側に接続されたアルミニウム配＆層１２；１３に
ｎ１定の電圧が加えられるさ、 ＬｉＮｂＯ３１］が
振動１−て上層のＬｉＮｂＯ３１４に振動波が伝わる。
図で、下層のニレブ酸すグーウム（ＬｉＮｂ（１３）１
１の両側に接続されたアルミニウム配＆層１２；１３に
ｎ１定の電圧が加えられるさ、 ＬｉＮｂＯ３１］が
振動１−て上層のＬｉＮｂＯ３１４に振動波が伝わる。
そうすると、 Ｌ ｉ ？Ｊ ｂＯ３１４が共振して
、それにょコ゛てアルミニクム配線層１５ 、１６の間
に角４圧が誘起され。
、それにょコ゛てアルミニクム配線層１５ 、１６の間
に角４圧が誘起され。
≠・ようにして下ル；の配線層から絶縁膜１７を通して
土層の配線層に信号が伝達される。
土層の配線層に信号が伝達される。
この実施例に示すＬｉ、ｕｂｏ３が圧電素子で、圧電素
子２（２ては水晶、タンタル酸すチクムなと多くの１４
１が知らカマいるが、 Ｌｉ、ＮｂＯ３は現在、エネ
ルギー変換ＪＦｉ失の片戟的少ないものである。振動筒
波数は圧電素子の膜厚に関係があり、−概に説明でき々
いが、数１０ Ｍ ■（ｚ程度あるいはそれ以）の４イ
儒沢・、音波を］バルスタは数ハルヌ加えて伝達する方
法か妥当である。址だ、振動波が伝わる絶に１ｙ遜１’
７幻ポリイミ ド膜夕は二酸化シリコン（ｓ１ｏ２）膜
で良く、その伝播時ｉ？ｉＪは数ｎｅで様めで短い。
子２（２ては水晶、タンタル酸すチクムなと多くの１４
１が知らカマいるが、 Ｌｉ、ＮｂＯ３は現在、エネ
ルギー変換ＪＦｉ失の片戟的少ないものである。振動筒
波数は圧電素子の膜厚に関係があり、−概に説明でき々
いが、数１０ Ｍ ■（ｚ程度あるいはそれ以）の４イ
儒沢・、音波を］バルスタは数ハルヌ加えて伝達する方
法か妥当である。址だ、振動波が伝わる絶に１ｙ遜１’
７幻ポリイミ ド膜夕は二酸化シリコン（ｓ１ｏ２）膜
で良く、その伝播時ｉ？ｉＪは数ｎｅで様めで短い。
このようなｆｆ６成にすると１例え−第３図にその部分
断１０１図を示しているように、す７アイヤ基板２」上
Ｋ ｆＪけた回路素子２２がら配線層を導出してＩ＋電
素”Ｊ’ ２７＋相互１ｆｉ１で信号の伝達をおこない
。
断１０１図を示しているように、す７アイヤ基板２」上
Ｋ ｆＪけた回路素子２２がら配線層を導出してＩ＋電
素”Ｊ’ ２７＋相互１ｆｉ１で信号の伝達をおこない
。
オリイミドＩｇ４２４を介在させて三次元ＫＩＯを積み
小ねる禍！１を段目、その配線層間の接続を極めて簡単
にするこ２ができる。
小ねる禍！１を段目、その配線層間の接続を極めて簡単
にするこ２ができる。
（ｆ＋ 発明の効果
以上の説明から男らかなように２本発明によれば信号を
伝達する配線層間をつなぐのに、その間の局間絶縁膜に
対する窓あけが不用となって１表面が平坦になか、一層
ＩＣを高集積化して回路実装密度を向上させることがで
きる１、
伝達する配線層間をつなぐのに、その間の局間絶縁膜に
対する窓あけが不用となって１表面が平坦になか、一層
ＩＣを高集積化して回路実装密度を向上させることがで
きる１、
第１図は従来の多層配線構造の断面図例、第２図および
第３図は本発明にが＼る半導体装置の多層配＋！！構造
の断面図例である。。 図中、１，３はアルミニクム膜、２は多結晶シリコン膜
、４は絶縁膜、１２，１３□１５，１６けアルミニクム
配線層、 １１．１４ｉ′１ＬｉＮｂＯ３，１７ｉ；ｔ
リイミド膜又１’ｔ Ｓ コ、 ０２膜、２１ｉ、ｊツ
７アイヤ基板。 ２２は回路素子、２３は圧電素子、２４けオリイミド膜
、２５は二酸化シリコン膜を示す、。 代理人 弁理士 松 岡 宏 四 匪 第１図 第 ２・図 第３図 ＝４３５
第３図は本発明にが＼る半導体装置の多層配＋！！構造
の断面図例である。。 図中、１，３はアルミニクム膜、２は多結晶シリコン膜
、４は絶縁膜、１２，１３□１５，１６けアルミニクム
配線層、 １１．１４ｉ′１ＬｉＮｂＯ３，１７ｉ；ｔ
リイミド膜又１’ｔ Ｓ コ、 ０２膜、２１ｉ、ｊツ
７アイヤ基板。 ２２は回路素子、２３は圧電素子、２４けオリイミド膜
、２５は二酸化シリコン膜を示す、。 代理人 弁理士 松 岡 宏 四 匪 第１図 第 ２・図 第３図 ＝４３５
Claims (1)
- 複数の圧矩、素子を絶縁体内に設けて、該圧電素子相互
の間に弾性波によって信号か伝達される構造を翁するこ
とを特徴りする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162006A JPS5950583A (ja) | 1982-09-16 | 1982-09-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162006A JPS5950583A (ja) | 1982-09-16 | 1982-09-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950583A true JPS5950583A (ja) | 1984-03-23 |
Family
ID=15746246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162006A Pending JPS5950583A (ja) | 1982-09-16 | 1982-09-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950583A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613450A (ja) * | 1984-06-18 | 1986-01-09 | Hiroshima Daigaku | 三次元光結合共有メモリ集積装置 |
| JPS63198082U (ja) * | 1987-06-10 | 1988-12-20 | ||
| US5241209A (en) * | 1990-07-24 | 1993-08-31 | Fujitsu Limited | Semi-conductor device having circuits on both sides of insulation layer and ultrasonic signal path between the circuits |
| US7141803B2 (en) | 2000-09-11 | 2006-11-28 | Hamamatsu Photonics K.K. | Scintillator panel, radiation image sensor and methods of producing them |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541069A (en) * | 1978-09-18 | 1980-03-22 | Toyo Commun Equip Co Ltd | Crystal oscillation unit of slide wave |
| JPS57106181A (en) * | 1980-12-24 | 1982-07-01 | Toshiba Corp | Integrated circuit |
-
1982
- 1982-09-16 JP JP57162006A patent/JPS5950583A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541069A (en) * | 1978-09-18 | 1980-03-22 | Toyo Commun Equip Co Ltd | Crystal oscillation unit of slide wave |
| JPS57106181A (en) * | 1980-12-24 | 1982-07-01 | Toshiba Corp | Integrated circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613450A (ja) * | 1984-06-18 | 1986-01-09 | Hiroshima Daigaku | 三次元光結合共有メモリ集積装置 |
| JPH0568105B2 (ja) * | 1984-06-18 | 1993-09-28 | Univ Hiroshima | |
| JPS63198082U (ja) * | 1987-06-10 | 1988-12-20 | ||
| US5241209A (en) * | 1990-07-24 | 1993-08-31 | Fujitsu Limited | Semi-conductor device having circuits on both sides of insulation layer and ultrasonic signal path between the circuits |
| US7141803B2 (en) | 2000-09-11 | 2006-11-28 | Hamamatsu Photonics K.K. | Scintillator panel, radiation image sensor and methods of producing them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2995076B2 (ja) | 半導体装置 | |
| US5501006A (en) | Method for connection of signals to an integrated circuit | |
| US7304377B2 (en) | Package substrate, integrated circuit apparatus, substrate unit, surface acoustic wave apparatus, and circuit device | |
| US4410823A (en) | Surface acoustic wave device employing reflectors | |
| CN107615659A (zh) | 弹性波装置 | |
| JP2003151978A5 (ja) | ||
| CN110379790A (zh) | 一种晶圆结构及其制造方法、芯片结构 | |
| JPH0336326B2 (ja) | ||
| JP5685719B2 (ja) | 振動発電素子およびそれを用いた振動発電装置 | |
| US20170372945A1 (en) | Reduced Substrate Effects in Monolithically Integrated RF Circuits | |
| WO2021135014A1 (zh) | 单晶压电结构及具有其的电子设备 | |
| JP2019179961A (ja) | 弾性波装置 | |
| US20060274476A1 (en) | Low loss thin film capacitor and methods of manufacturing the same | |
| WO2019201521A1 (en) | Bulk acoustic wave resonator and method for manufacturing the same | |
| Marshall et al. | New unidirectional transducer and broadband reflector of acoustic surface waves | |
| JPS5950583A (ja) | 半導体装置 | |
| JP2015510292A (ja) | モノリシック集積したｃｍｏｓおよび音波装置 | |
| CN114465599A (zh) | 集成芯片及其制备方法 | |
| JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
| US9425381B2 (en) | Low voltage transistor and logic devices with multiple, stacked piezoelectronic layers | |
| JP2006203855A (ja) | 弾性表面波装置の製造方法および弾性表面波装置 | |
| US10924083B2 (en) | Piezoelectric device and method for manufacturing piezoelectric device | |
| US20220094337A1 (en) | Integration Method and Integration Structure for Control Circuit and Acoustic Wave Filter | |
| JP3767296B2 (ja) | 電力変換装置 | |
| JPH09246505A (ja) | 半導体集積回路装置 |