JP3767296B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP3767296B2
JP3767296B2 JP2000008065A JP2000008065A JP3767296B2 JP 3767296 B2 JP3767296 B2 JP 3767296B2 JP 2000008065 A JP2000008065 A JP 2000008065A JP 2000008065 A JP2000008065 A JP 2000008065A JP 3767296 B2 JP3767296 B2 JP 3767296B2
Authority
JP
Japan
Prior art keywords
thin film
magnetic
insulating film
thin
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000008065A
Other languages
English (en)
Other versions
JP2001196542A (ja
Inventor
善智 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2000008065A priority Critical patent/JP3767296B2/ja
Publication of JP2001196542A publication Critical patent/JP2001196542A/ja
Application granted granted Critical
Publication of JP3767296B2 publication Critical patent/JP3767296B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体基板に形成した半導体集積回路装置と、該半導体集積回路装置上に形成された薄膜コイルや薄膜コンデンサなどの薄膜受動部品で構成されるDC−DCコンバータなどの電力変換装置に関する。
【0002】
【従来の技術】
携帯機器などに用いられるDC−DCコンバータなどの直流電源は、小型・軽量・省電力が求められる。近年、開発が活発化しているハイブリッド型電源モジュールの小型化のポイントは、半導体基板に搭載される受動部品であるコイルやトランスなどの磁気誘導部品を如何に小型化するかに掛かっている。この小型化技術は、MCM(マルチチップモジュール)などの技術により著しい進歩を見せている。
【0003】
近年、半導体技術を適用して、半導体基板上に薄型のマイクロ磁気誘導素子である平面型磁気誘導素子(コイル、トランス)を搭載した例が報告されており、この平面型磁気誘導素子の構造などについて、特願平8−149626号などで開示されている。
【0004】
【発明が解決しようとする課題】
従来の小型電力変換装置に搭載される平面型磁気誘導素子の構造は、図4に示すように、薄膜コイル56上に薄い磁性体薄膜54が形成されており、またこの薄膜コイル56を形成する導体間の隙間には絶縁性充填材(ポリイミド充填材55)を充填している。また、図中の番号で51はシリコン基板、52はIC保護膜、53は下部絶縁膜、57は上部絶縁膜、58は磁性体薄膜、61は従来の平面型磁気誘導素子、62は保護膜である。
【0005】
この構造では、熱処理により、磁性体薄膜54、58やポリイミド充填材55が収縮し、そのストレスで半導体基板が反ってしまう。この反りは、磁性体薄膜54、58とポリイミド充填材55の収縮により生じ、その引っ張り応力は58×N/cmと大きく、直径6インチ、厚さ625μmのシリコン基板51では1200μm程度の反りが生じる。このように大きな反りが生じると、その後形成される上部絶縁膜57、磁性体薄膜58および保護膜62のフォトリソグラフィーなどの加工が困難になる。
【0006】
また、磁性体薄膜54、58はスパッタ法で形成されるが、成長速度が遅く、厚くても10μm程度しか成長できないために、磁束が飽和しやすく、平面型磁気誘導素子の性能が悪く、また、磁束密度が大きくとれないため、薄膜コイル56の占有面積を大きくする必要がある。さらに、小型電力変換装置として必要なコンデンサは薄膜コイル56もしくはシリコン基板51と併設されるために、小型電力変換装置が大きくなる。
この発明の目的は、前記の課題を解決して、超小型で、高性能で、半導体基板に反りが生じない電力変換装置を提供することにある。
【0007】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板に形成された半導体集積回路装置上に、第1絶縁膜を介して薄膜の受動部品が形成された超小型電力変換装置において、前記半導体集積回路装置上に、下部磁性体と上部磁性体で薄膜コイルを挟んだ構成の平面型磁気誘導素子を形成し、該平面型磁気誘導素子の前記半導体集積回路装置側に形成される前記下部磁性体が、磁性体薄膜で形成され、前記平面型磁気誘導素子の前記上部磁性体が、磁性体薄板で形成され、該磁性体薄板が厚さ100〜300μmのフェライト磁性板である構成とする。
【0008】
前記磁性体薄板上に薄膜コンデンサを形成すると小型化のためによい。
前記平面型磁気誘導素子の薄膜コイルが、前記半導体集積回路装置と前記磁性体薄膜との間に形成された前記第1絶縁膜に開けられたコンタクトホールを介して、前記半導体集積回路装置と電気的に接続すると小型化できる。
前記磁性体薄板が、フェライト磁性板で形成されるとフィライト磁性板の中の磁束密度が増大して、平面型磁気誘導素子の特性が向上し、電力変換装置の性能が向上し小型化にも効果がある。また、反りが発生しないために加工が容易になる。
【0009】
前記の薄膜コイルを形成する導体は絶縁体によって覆われているとよい。
前記絶縁体は前記下部磁性体と前記薄膜コイル間に形成された第2絶縁膜、前記上部磁性体と薄膜コイル間に形成された第3絶縁膜および前記薄膜コイルを形成する導体間の隙間に充填された第4絶縁膜からなると絶縁性が向上する。この第4絶縁膜が、ポリイミドで形成されるとよい。
前記薄膜コイルを形成する導体間に隙間を有すると半導体基板の反りが一層発生し難くなる。
【0010】
【発明の実施の形態】
図1は、この発明の第1実施例の超小型電力変換装置で、同図(a)は要部断面図、同図(b)は同図(a)のA部の説明図である。半導体集積回路装置として制御用ICとスイッチング素子を集積したDC−DCコンバータを同図(b)のように形成したシリコン基板1上にポリイミド膜やSiO2 膜などのIC保護膜2上に平面型磁性誘導素子11を形成する。このDC−DCコンバータを構成する制御用ICは、例えばCMOS回路で形成され、またスイッチング素子は、例えば、スイッチング用高耐圧pチャネルMOSFETであり、このドレインはボンディングパッド9に接続している。この平面型磁性誘導素子11は、薄膜コイル6の一方の面にポリイミド膜などの下部絶縁膜3を介して磁性体薄膜4を形成し(この磁性体薄膜4は下部絶縁膜3で取り囲まれている)、他方の面に上部絶縁膜7を介して磁性体薄板であるフェライト磁性板8を固着した構造をしている。平面型磁気誘導素子11の下部絶縁膜3はシリコン基板1上に形成されたIC保護膜2上に形成される。尚、個別に製作された平面型磁気誘導素子11の下部絶縁膜3とIC保護膜2とを固着しても構わない。また、上部絶縁膜7と磁性体薄板8とはエポキシ接着樹脂で位置合わせ後固着される。薄膜コイル6の導体間は、ポリイミド充填材5で充填される。薄膜コイル6の両端は、IC保護膜2、下部絶縁膜3にコンタクトホール12を開けて、このコンタクトホール12を通してシリコン基板1と接続する。
【0011】
このように、上部絶縁膜7と固着する磁性体を、従来の磁性体薄膜58より厚いフェライト磁性板8とすることで、フェライト磁性板8の中の磁束密度が増大して、平面型磁気誘導素子11の特性が向上し、これでDC−DCコンバータを製作した場合は、最大変換効率が向上する。また、磁束密度が増大することで、平面型磁気誘導素子11の小型化が図れる。また、シリコン基板1に反りが発生し難くなるために、その後の加工が容易になる。具体的には、300μm厚のフェライト磁性板8を用いた場合、反りは従来の2/3程度に軽減した。また、フェライト磁性板8をエポキシ接着樹脂で固着するために、従来の磁性体薄膜58をスパッタ法で形成する場合よりは工程が簡略化(工数の低減など)される。また、薄膜コイル6を直接シリコン基板1に固着することで、小型化できて、且つ、信頼性が向上することは勿論である。また、フェライト磁性板8の厚みは100μm以上であれば本発明の効果が得られる。
【0012】
尚、同図(b)は、DC−DCコンバータを形成する制御回路ICの一部とスイッチ用高耐圧MOSFETを示す。制御回路ICは、相補回路を構成するnチャネルMOSFETとpチャネルMOSFETを示し、スイッチ用高耐圧MOSFETはpチャネルMOSFETは薄膜コイル6に電流を流し込み、nチャネルMOSFETは薄膜コイル6から電流を引き抜く役目をしている。また薄膜コイル6が接続するボンディングパッド9とpチャネルMOSFETおよびnチャネルMOSFETのドレインはAl配線33で接続される。また、図中の31は3層からなる酸化膜、32はMOSFETのゲート電極である。
【0013】
図2は、この発明の第2実施例の超小型電力変換装置の要部断面図である。図1との違いは、薄膜コイル6を形成する導体の隙間を充填しているポリイミド充填材5を無くし、薄膜コイル6の表面を厚さ1μm程度の酸化膜などの保護膜13で被覆した点である。この保護膜13が図1の上部絶縁膜7に相当する。ポリイミド充填材5を無くする方法は、薄膜コイル6を形成した後のポリイミド充填材を充填する工程を省くことでよい。また、この保護膜13である酸化膜は、スパッタリングなどのPVD法でも、CVD法のどちらで形成してもよい。尚、図1でポリイミド充填材5が存在する箇所は空洞となっており、この空洞は空気14などで満ちている。
【0014】
このように、ポリイミド充填材5がないために、図1の場合と比べて、シリコン基板1の反りはより一層発生し難くなる。具体的には、反りは従来の1/5程度に低減した。そのために、薄膜コイル6を形成した後の保護膜13のフォトリソグラフィーによる加工や、フェライト磁性板8の貼付け時の位置合わせなどが容易になる。その他の効果は図1の場合と同じである。
【0015】
尚、図2のシリコン基板1には、図示しないが図1(b)のDC−DCコンバータが形成されていることは勿論である。
図3は、この発明の第2実施例の超小型電力変換装置の要部断面図である。図2との違いは、フェライト磁性板8上に絶縁膜17を介して薄膜コンデンサ20を形成したものを、絶縁膜13上に固着する。この薄膜コンデンサ20の電極16はPtで、強誘電体薄膜15はPbZr1-x Tix 3 もしくはPb(ScTa)O3 などの強誘電体材料で形成される。薄膜コンデンサ20はワイヤボンデング10でシリコン基板1と接続する。尚、図1のフェライト磁性板上8に絶縁膜を介して図3の薄膜コンデンサ20を形成したものを、上部絶縁膜7と固着しても勿論構わない。フェライト磁性板8の厚さとしては100μm以上であれば本発明の効果が得られる。
【0016】
図1、図2ではコンデンサは、シリコン基板1上に平面型磁気誘導素子11と併設もしくは回路基板上にシリコン基板1と併設されるために、小型の電力変換装置の面積が大きくなっていたが、このように、平面型磁気誘導素子11上に積層することで、シリコン基板1の面積が小さくなり、例えば、DC−DCコンバータなどの小型電力変換装置では、平滑用の薄膜コンデンサ20を2ないし3個、シリコン基板1上に増設することができて、電力変換装置の実装面積を従来の2/3程度に削減できる。
【0017】
尚、図3のシリコン基板1には、図示しないが図1(b)のDC−DCコンバータが形成されていることは勿論である。
【0018】
【発明の効果】
この発明によれば、薄膜コイル上に形成される磁性体を従来の磁性体薄膜より厚いフェライト磁性板のような磁性体薄板とすることで、半導体基板の反りが小さくなる。反りが小さくなることで、その後の工程の加工が容易になる。また、従来の磁性体薄膜より膜厚が厚いフェライト磁性板にすることで、磁束密度が上がり平面型磁気誘導素子の特性が向上する。また、薄膜コイルを半導体基板に直接固着することで、小型化が図れる。さらに、薄膜コンデンサを平面型磁気誘導素子上に積層することでより一層の小型化を図ることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の超小型電力変換装置で、(a)は要部断面図、(b)は(a)のA部の説明図
【図2】この発明の第2実施例の超小型電力変換装置の要部断面図
【図3】この発明の第3実施例の超小型電力変換装置の要部断面図
【図4】従来の小型電力変換装置に搭載される平面型磁気誘導素子の構造図
【符号の説明】
1 シリコン基板
2 IC保護膜
3 下部絶縁膜
4 磁性体薄膜
5 ポリイミド充填材
6 薄膜コイル
7 上部絶縁膜
8 フェライト磁性板
9、10 ボンディングワイヤ
11 平面型磁気誘導素子
12 コンタクトホール
13 保護膜
14 空気
15 強誘電体薄膜
16 電極
17 絶縁膜
20 薄膜コンデンサ

Claims (7)

  1. 半導体基板に形成された半導体集積回路装置上に、第1絶縁膜を介して薄膜の受動部品が形成された超小型電力変換装置において、前記半導体集積回路装置上に、下部磁性体と上部磁性体で薄膜コイルを挟んだ構成の平面型磁気誘導素子を形成し、該平面型磁気誘導素子の前記半導体集積回路装置側に形成される前記下部磁性体が、磁性体薄膜で形成され、前記平面型磁気誘導素子の前記上部磁性体が、磁性体薄板で形成され、該磁性体薄板が厚さ100〜300μmのフェライト磁性板であることを特徴とする電力変換装置。
  2. 前記磁性体薄板上に薄膜コンデンサを形成することを特徴とする請求項1に記載の電力変換装置。
  3. 前記平面型磁気誘導素子の薄膜コイルが、前記半導体集積回路装置と前記磁性体薄膜との間に形成された前記第1絶縁膜に開けられたコンタクトホールを介して、前記半導体集積回路装置と電気的に接続していることを特徴とする請求項1または2に記載の電力変換装置。
  4. 前記の薄膜コイルを形成する導体は絶縁体によって覆われていることを特徴とする請求項1ないしのいずれかに記載の電力変換装置。
  5. 前記絶縁体は前記下部磁性体と前記薄膜コイル間に形成された第2絶縁膜、前記上部磁性体と薄膜コイル間に形成された第3絶縁膜および前記薄膜コイルを形成する導体間の隙間に充填された第4絶縁膜からなることを特徴とする請求項に記載の電力変換装置。
  6. 前記第4絶縁膜が、ポリイミドで形成されることを特徴とする請求項に記載の電力変換装置。
  7. 前記薄膜コイルを形成する導体間に隙間を有することを特徴とする請求項に記載の電力変換装置。
JP2000008065A 2000-01-17 2000-01-17 電力変換装置 Expired - Lifetime JP3767296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000008065A JP3767296B2 (ja) 2000-01-17 2000-01-17 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000008065A JP3767296B2 (ja) 2000-01-17 2000-01-17 電力変換装置

Publications (2)

Publication Number Publication Date
JP2001196542A JP2001196542A (ja) 2001-07-19
JP3767296B2 true JP3767296B2 (ja) 2006-04-19

Family

ID=18536402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000008065A Expired - Lifetime JP3767296B2 (ja) 2000-01-17 2000-01-17 電力変換装置

Country Status (1)

Country Link
JP (1) JP3767296B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2006004514A (ja) 2004-06-17 2006-01-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2006005297A (ja) * 2004-06-21 2006-01-05 Murata Mfg Co Ltd 電子部品
JP4591689B2 (ja) * 2005-04-28 2010-12-01 Tdk株式会社 Lc複合部品の製造方法
US7348656B2 (en) * 2005-09-22 2008-03-25 International Rectifier Corp. Power semiconductor device with integrated passive component
JP4715585B2 (ja) * 2006-03-28 2011-07-06 パナソニック電工株式会社 電磁誘導部品および電源装置
JP4835414B2 (ja) 2006-12-07 2011-12-14 富士電機株式会社 超小型電力変換装置
JP2008171965A (ja) 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP5648413B2 (ja) * 2009-11-09 2015-01-07 東芝ライテック株式会社 照明装置
JP6662944B2 (ja) * 2018-05-02 2020-03-11 ローム株式会社 電圧生成装置

Also Published As

Publication number Publication date
JP2001196542A (ja) 2001-07-19

Similar Documents

Publication Publication Date Title
US7884444B2 (en) Semiconductor device including a transformer on chip
US10115684B2 (en) Semiconductor device
TWI384739B (zh) 組合式電路及電子元件
US9431379B2 (en) Signal transmission arrangement
TWI223418B (en) Semiconductor device
US7466020B2 (en) Power module
CN105612690B (zh) 半导体装置
WO2010087407A1 (ja) 半導体装置及び電源回路
JP3767296B2 (ja) 電力変換装置
US8237532B2 (en) Electronic circuit device
US7939370B1 (en) Power semiconductor package
TW200807661A (en) Circuit board structure having passive component and stack structure thereof
US20190013736A1 (en) Power Module and Manufacturing Method Thereof
CN107644858A (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
JP2005340754A (ja) 超小型電力変換装置
JP2014022600A (ja) 半導体集積回路
US11538725B2 (en) Semiconductor module arrangement
CN116504751A (zh) 功率模组、功率变换设备和车辆
US11716117B2 (en) Circuit support structure with integrated isolation circuitry
WO2021200166A1 (ja) 半導体装置
JP2004152980A (ja) 薄膜磁気誘導素子とそれを用いた超小型電力変換装置
JP2010251559A (ja) 電子回路装置
US20220344286A1 (en) Semiconductor module
US20220270988A1 (en) Electronic part and semiconductor device
WO2024171760A1 (ja) 絶縁チップおよび絶縁チップの製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3767296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term