JPS59501998A - ネストされたサブル−チンを取扱うためのパイプラインがなされたマイクロコントロ−ラ中の多重制御記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ホストされたサブルーチンを取扱うためのパイプラインがなされたマイクロコン トローラ中の多重制御記憶装置 ＩＩＪＬ匠１ １９８２年１１月３日にＣａｒｌｏｓ　Ｆ、　Ｈｏｒｖａｔｈによって出願され た゛パイプラインがなされたマイクコロコントローラのための多重制御記憶装置 ″という名称のアメリカ合衆国特許出願連続番号箱４３８，７０２号。

１９８２年１１月３日にＣａｒｌｏｓ　Ｆ、　１−（ｏｒｖａｔｈによって出願 された゛サブルーチンへのジャンプおよびリターンのためのパイプラインがなさ れたマイクロコントローラ中の多重制御記憶装置″という名称のアメリカ合衆国 特許出願連続番号箱４３８．７０１Ｍ。

１吐匹Ｌ１ この発明は、パイプラインがなされたマイクロコントローラに関するもので、特 に、多重制御記憶装置を用い刃並行動作を行なわせることによって、サイクルタ イムのロスを減少させるようなコント０−ラに関する。

１Ｌ瓦’Ｌ！２ＵＬＬ マイクロプログラミングは、プロセッサ中のマクロ命令デコード論理回路をメモ リで＠換える技術であって、このメモリには、異なったマクロ命令を実行するこ とができるように、プロセッサ中のそれぞれのゲートを能動化するための種々の 制御信号がストアされている。これらのｌ＋ｌＪ−信号は、対応するマイクロ命 令の所望のワード長に依存して全体としてエンコードされてもよく又、また、部 分的にエンコードされもしくはエンコードされないものであってもよい。そして 、マクロ命令オペレータは、制御記憶装置すなわちマイクロ命令メモリに対する アドレスとしてサービスを行なう。このようなマイクロプログラミング技術を用 いるとアーキテクチャにおける設計の柔軟性が極めて大きくなる。それは、発生 可能な制御信号のタイプが、どのような特定のプロセッサに対しても固定された ものとなっておらず、與なった高位のレベルのプログラム＝ａが特別に製造され たメインフレームのコンピュータのために設計されている場合においても、その 言語のホストとのエミュレーションやインタプリタを行なうために選択すること ができるからである。設計に関してこのような柔軟性が存在するため、はとんど すべての中小プログラミングシステムや特定のマイクロプロセッサが、この技術 を用いて構成されている。

しかしながら、ＩＩＪ御記憶＠置装らのマクロ命令のアクセスやレセプションで は、同じマクロ命令オ・ベレータがデコーダ論理回路によってデコードされる場 合に比べて、必要とされる時間が長くなっている。このため、大型で高速のプロ セッサを設計するにあたっては、ハードワイヤの論理回路が好んで用いられてい る。

速度の面での改良を図り、マイクロ命令を実行するために必要とされるクロック 時間を短くするための技術としては、マクロ命令オペレータくマイクロ命令アド レス）の取出しを前のマイクロ命令の実行とパイプラインないしはオーバラップ させるという技術が存在している。このような技術は、ｌ”　ｅｒｇｕｓｏｎ等 に対して与えられたアメリカ合衆国特許第３．８８６．５２３号に記載されてい る。

しかしながら、このようなオーバラップ技術を用いたとしても、実行中のルーチ ンの中の変化によってマイクロコントローラが用いられていないようなりロック タイムのシーケンスがなお存在する。すなわち、データプロセッサはマクロ命令 レベルまたはマイクロ命令レベルのいずれに対しても、命令の単一のシーケンス を実行することはない。

周期的に、内部条件または外部条件が発生して、他のルーチンへの分岐を行ない 、その条件に対する適当な応答を与えるような命令シーケンスが必要となる。さ らに、多くのルーチンがホストされたサブルーチンのシリーズとして形成され、 これはプロセッサに対してサブルーチンへのジャンプと、このサブルーチンから 、実行されていた親ルーチンとは異なったいくつかの他のロケーションへのリタ ーンを要求する。上述したような、パイプラインがなされたマイクロコントロー ラにおいては、これは、新たなサブルーチンを取出し、実行されているその時点 でのシーケンスを再び廃棄することを要求することになり、これによってサイク ルタイムが失われる。

このため、この発明の主たる目的は、クロックサイクルのロスを最小化するよう なデータプロセッサのための改良されたマイクロコントローラを提供することで ある・。

この発明の他の目的は、命令の取出しと条件付分岐命令の取出しとのオーバラッ プを生じさせるようなデータプロセッサのための改良されたマイクロコントロー ラを提供することである。

この発明のなおも他の目的は、サブルーチン命令へのジャンプとサブルーチン命 令からのリターンとを、その時点での取出し命令取出しにオーバラップさせるデ ータプロセッサのための改良されたマイクロコントローラを提供することである 。

上述した目的を達成するため、この発明は、複数の制御記憶装置から形成された デジタルデバイスを制御するためのマイクロコントローラを対象としており、前 記制御記憶＠置のそれぞれは、対応する制御記憶装置の中の異なったロケーショ ンをアドレスするレジスタカウンタを有している。それぞれの制御記憶装置はそ れぞれのクロックサイクルでアクセスされるもので、選択された制御記憶装置か ら取出されたマイクロ命令のうちの１つを受取るための命令レジスタを持ってい る。このような方法で、前のマイクロ命令が条件付分岐である場合、サブルーチ ンへのジャンプである場合、またはサブルーチン命令へのリターンである場合に おいても、マイクロ命令がそれぞれのクロックサイクルで命令レジスタに与えら れる。

サブルーチンへのジャンプと、サブルーチン命令からの対応するリターンとを調 和させるため、このリターンサブルーチンの対応するアドレスはブツシュダウン スタックの中にストアされており、これらのアドレスがスタックの先頭に置かれ ていたオーダの反対のオーダで、上述したレジスタカウンタのうちの選択された １つへと与えられるようになっている。

このため、この発明の性質は、それぞれのクロックサイクルで複数のマイクロ命 令を命令レジスタへと与χ、それによって命令レジスタがそれぞれのクロックサ イクルで適切なマイクロ命令を受取ることができるような、複数のメモリを有す るマイクロコントローラに存在している。

・　た雪 この発明の、上に述べた目的および他の目的と利点や特徴は、図面を参照して行 なう以下の説明からより一層明らかとなろう。これらの図において、 第１図は従来のマイクロコントローラの概念図である。

第２図はこの発明のマイクロコント０−ラの概念図である。

第３図はこの発明によって実行されるものとしてのプログラムセグメントを表現 する命令のシーケンス図である。

第４図はこの発明で用いられるものとしてのアービトレーション論理回路の概念 図である。

第５図はこの発明の動作を示す真理値表が描かれた図である。

発明の全　な− この発明は、動作のクロックサイクルのそれぞれの間にマイクロプログラムデー タプロセッサの中の種々のゲートやレジスタを活性化する制御信号を与えるよう に構成されている。この制御信号はコード化されていてもよく、またコード化さ れていなくてもよい。上に述べたように、従来のマイクロプログラムデバイスに おいては、条件付分岐命令に出会ったとき、またはサブルーチンへのジャンプ命 令やサブルーチンからのリターン命令に出会ったときには、常にクロックタイム のロスを生じていた。

このような従来のマイクロプログラムコントローラを第１図に示す。第１図に示 すように、対応するマイクロ命令は制御記憶装置１０の中にストアされており、 この制御記憶装置１０はたとえばリードオンリメモリ（ＲＯＭ＞である。以下に 詳しく説明するように、それぞれのマイクロ命令は制御信号のフィールドを含ん でおり、この制御信号はそのすべてがコード化されていたものであってもよく、 また、部分的にコード化されているものや部分的にコード化されていないもので あってもよい。これに加えて、それぞれのマイクロ命令は、その時点でのマイク ロ命令の次にシーケンスの次のマイクロ命令が続くのか、それとも、サブルーチ ン命令へのジャンプもしくはサブルーチン命令からのリターンのいずれかの条件 付分岐命令であるのかを特定するシーケンスフィールドを含んでいる。このフィ ールドはまた、ジャンプアドレスまたはリターンアドレスを交互に含んでいる。

アドレスレジスタ１１によってこの制御記憶装置がアドレスされたときには、対 応するマイクロ命令が並列に読出されて命令レジスタ１２へと与えられ、そこか らこのフィールドが取出されて、算術論理ユニットなどの制御の対象となるデジ タルデバイスを活性化なしいは能動化する。条件付分岐やサブルーチンへのジャ ンプ命令を実行しているときには、シーケンスフィールドが同じクロックサイク ルの間にマルチプレクサ１３に対して代わりのアドレスを与える。条件付分岐命 令を実行している場合には、条件付ジャンプ制御回路が、付随命令の真偽を判定 し、もし真であるならば、マルチプレクサ１３に対して信号を与え、それに与え られた代わりのアドレスをアドレスレジスタ１１へと転送させる。

マクロ命令レベルおよびマイクロ命令レベルのいずれにおいても、データプロセ ッサを多く用いるということは、ブツシュダウンスタックすなわちファーストイ ン−ラストアウト・レジスタの組を用いるという特別の性質をもっている。この ようなスタックは、サブルーチンヘジャンプしたときにリターンアドレスをスト アしておかねばならないということもあり、また他方、このサブルーチンが他の サブルーチンへとジャンプするときにはリターンアドレスを必要とするというこ となどの理由によって、特に有用なものとなっている。このようにしてネストさ れたサブルーチンを用いると、サブルーチンへのジャンプが発生するごとに、リ ターンアドレスがスタックの先頭に置かれ、それに続いて追加のリターンアドレ スがこのスタックの先頭に入れられるときに、゛′ブツシュ″ダウンされる。種 々のサブルーチンが出ていくと、それらが入れられた順序と逆の順序で、必要な リターンアドレスがスタックの先頭から与えられる。マイクロコントローラのた めのこのようなスタックは、第１図においては制御スタック１６として示してい る。命令レジスタ１２から出てその時点で実行されているマイクロ命令がサブル ーチン命令からのリターンであるときには、制御スタック１６からマルチプレク サ１３を介してアドレスレジスタ１１へと適当なアドレスが与えられる。

第１図に示したマイクロプロセッサは、前に取出されたマイクロ命令の実行とオ ーバラップして制御ストアアドレスが取出されるようなタイプのものであり、こ れは、命令の通常のシーケンスの間にそれが制御記憶装置１ｏに対して与えられ るごとに、アドレスレジスタ１１の内容をインクリメントすることによって、第 １図のコントローラにおいて達成される。このような動作によって、新たなマイ クロ命令がそれぞれのりＤツクタイムにおいて命令レジスタ１２へと与えられる 。しかしながら、条件付分岐やサブルーチンへのジャンプ、それにサブルーチン 命令からのリターンに出会ったときには、適切なアクションを実（テできるよう になるまでにアドレスレジスタ１１の内容を置換えなければならず、これによっ てクロックサイクルのロスが生じていた。

このクロックサイクルのロスを減少させるため、この発明は、第２図に示すよう な方法によって、それぞれのクロックサイクルにおいて、制御記憶装置の出力を 命令レジスタに与えるように構成されている。第２図、において、３つの異なっ た記憶制御装置２０　ａ　、２０　ｂ　＋　２０　ｃが存在しており、これらは 、シーケンス情報とともに制御信号のフィールドをマルチプレクサ２２ａによっ て命令レジスタ２２へと与えるように構成されている。しかしながら、条件付分 岐やサブルーチン命令からのリターンのためにも用いることのできるジャンプア ドレスＪＡを、それぞれの制御記憶装置２０ａ、２０１１および２０ｃに対応す るレジスタカウンタ以外のレジスタカウンタ２１８．２１ｂおよび２１Ｃのそれ ぞれに与えることができる。このために、レジスタカウンタ２１８．２１ｂ　、 ２ＩＣに（よそれぞれマルチプレクサ２３ａ　、２３ｂ　、２３Ｇが設けられて おり、これによって他の制御記ｍ装置からのジャンプアドレスのうちのいずれを 受取るべきかということや、サブルーチン命令からのリターンの場合に、メイン スタック２６からスタックアドレスの先頭のものを受取るべきか否かの選択を行 なう。第２図に示したように、レジスタカウンタのそれぞれはまた、第１図の従 来のコントローラにおいて行なわれていたと同様に、外部ソースからの次のアド レスを受取ることもできる。

マルチプレクサ２３ａ　、２３ｂおよび２３ｃのそれぞれによっていずれの入力 を選択したかということは、その時点で選択されている制御記憶装置から命令レ ジスタ２２へと与えられたシーケンス情報に対応する、算術論理回路２７からの 出力によって知ることができる。

制御記憶装置２０ａ　、２０ｂ　、２０Ｃには、マイクロ命令の同じ組が与えら れる。しかしながら、任意の時刻を取つ見たときには′、それぞれの個々の制御 記憶装置は、算術論理回路２７から対応するレジスタカウンタ２１８．２１ｂ、 ２１ｃへと与えられたカウントロード情報に依存して、３つのモードのうちの異 なった１つのモードで用いられていることになる。これらの３つのモード（よ、 ゛プログラムカウンタレジスタ″、“ジャンプアドレスレジスタ″、および゛ス タックレジスタの先頭′″である。３つのレジスタのそれぞれは、タグレジスタ として機能する２ビツトレジスタを伴っており、対応するこのタグレジスタの中 にロードされている値によって、対応するレジスタカウンタの状態や指名光を知 ることができる。ここでは第１図のアドレスレジスタ１１の代わりにレジスタカ ウンタを用いているため、第１図のインクリメンタ１５は必要ではない。

以下に詳しく説明する動作によって、この３つの制御記憶装置２０ａ　、２０ｂ 　、および２００は、その時点で実行しているマイクロ命令が条件付分岐命令、 サブルーチン命令へのジャンプまたはサブルーチン命令からのリターンである場 合においては、制御情報のフィールドをそれぞれのクロックサイクルにおいて命 令レジスタ２２へと与え続けることができる。すなわち、レジスタカウンタ２１ ａがブロクラムカウンタレジスタとして指名されていた場合には、制御記憶装置 ２１ａへとアドレスを与え続！するとともに、分岐、ジャンプまたはリターン命 令が命令レジスタ２２において指示されるまで、それ自身の内容のインクリメン トを行ない続ける。この期間においては、レジスタ２１ｂおよび２１ｃのうちの １つがジャンプアドレスレジスタとして指名され、また、これらのうちの他のレ ジスタはスタックレジスタの先頭のものとして指名されて、３つの制御記憶装置 ２０ａ　、２０ｂ　、２０Ｃのすべてがマイクロ命令をマルチプレクサ２２ａへ と与える。取出された３つのマイクロ命令はその時点におけるプログラムカウン トアドレス、ジャンプアドレスおよびスタックの先頭のものすなわちサブルーチ ンからのリターンアドレスに関するものであり、これらマイクロ命令のうちの１ つは、アービトレーション論理回路２７によって選択されて、それぞれのクロッ クサイクルにおいて命令レジスタ２２へと与えられる。

日の　な１ 第３図は、この発明で用いられているそれぞれの制御記憶装置すなわちＲＯＭの 中に存在することができるような、マイクロ命令のシーケンスを示している。こ こに示したように、第１のフィールドはジャンプアドレスＪＡを表現しており、 このジャンプアドレスＪＡはその時点におけるマイクロ命令が条件付分岐、サブ ルーチンへのジャンプまたはサブルーチンからのリターンを要求している場合に 、実行されるべき次のマイクロ命令のアドレスを特定するという性質をもってい る。アステリスクで示した第２のフィールドは命令フィールドであって、この命 令フィールドは、分岐、ジャンプもしくはリターンを特定し、またはこれらのい ずれも存在しないときには、プログラムカウンタレジスタとして機能するレジス タカウンタのシーケンスを特定するために必要な数だけのビットを含んでいる。

典型的なマイクロ命令の例を命令レジスタ２２を形成するそれぞれのフィールド によって第２図の中により詳しく示しである。それぞれのＲＯＭの中にマイクロ 命令の一部分としてストアされているジャンプアドレスは、命令レジスタへは与 えられないことに注意されたい。ここに示した命令フィールドは、サブルーチン フィールドへの１ビットのジャンプ、サブルーチンからの１ビツトのリターン、 １ビツトのジャンプすなわち条件付分岐フィールドおよび、ゼロによって排他的 ＯＲゲート２４ａを能動化して条件選択レジスタ２４からのジャンプ能動化信号 をアービトレーション論理回路２７へと伝送する１ビツトの反転フィールドを含 んでいる。命令レジスタ２２の条件コード選択は、条件選択論理回路２４へと与 えられる条件信号の任意の１つを選択するために必要とされる数だけのピットを 含んでいる。第３図に示したマイクロ命令のシーケンスの中に存在する命令レジ スタ２２の中の残りのフィールドは、制御が行なわれているデジタルデバイスを 活性化するために用いられる。マイクロ命令の命令フィールドのすべてのビット がゼロであるときには、このプログラムカウンタレジスタは第３図に示した命令 のシーケンスを通してインクリメントを行ない続ける。

特定のレジスタカウンタが゛プログラムカウンタレジスタ″として指名されてい るときには、それに続くそれぞれのＲＯＭにおいてシーケンス的に１だけインク リメントする。また、特定のレジスタカウンタが゛ジャンプアドレスレジスタ” として指名されると、テストされている条件が要求している場合に次の分岐を与 えなければならない命令のアドレスをホールドする。特定のレジスタカウンタが “ジャンプアドレスレジスタ″として指名されると、それはクロックのそれぞれ においてロードされて、対応するＲＯＭの出力に分岐を与えるべき命令が常に存 在するようにする。最後に１、特定のレジスタカウンタが“スタックレジスタの 先頭″として指名されると、最初にそのアドレスがロードされているようなコー リングプログラムのリターンアドレスを含むことになる。この゛スタックレジス タの先頭″は、゛ブツシュ″命令に出会ったときのみロードされる。この場合、 このレジスタの古い内容は第２図のメインスタック２６へと移されている。この レジスタカウンタは常に、メインスタックの最も上のエレメントの内容をホール ドしている。しかしながら、リターン命令に出会ったときには、リターンが特定 されるべきアドレスの内容をこの命令レジスタに直ちにロードすることができる 。これはもちろん、“スタックレジスタの先頭”がリターンのロケーションの内 容を取出すことによって可能となる。

第３図に示したようなマイクロ命令の異なったシーケンスに対して種々のレジス タカウンタの中で何が起こり、第２図の対応するＲＯＭの出力としてどのような ものが生ずるかを例示することによって、この発明では、それぞれのクロックサ イクルにおいてマイクロ命令を（第２図の）命令レジスタ２２へとどのように与 えるかを理解することがおそらくできるであろう。たとえば、第３図のマイクロ 命令１０がその時点で実行されており、第２・図のレジスタ２１Ｃが“′プロゲ ラ・ムカウンタレジスタ″として指名されている場合を考えると、レジスタカウ ンタ２１ｂは゛ジャンプレジスタ”として指名され、また、レジスタ２１ａは“ スタックレジスタの先頭″として指名されていることになる。マイクロ命令１０ の制御フィールドおよび命令フィールドは、このときには、命令レジスタ２２の 中に存在し、レジスタカウンタ２１ｃはインクリメントされて命令１１のアドレ スをホールドし、レジスタカウンタ２１ｂはマイクロ命令１０のジャンプアドレ スフィールドをホールドしくたとえば、このジャンプアドレスを１００とする） 、そして、レジスタカウンタ２１ａはスタックアドレスの先頭のものをホールド する（たとえば、このレジスタの内容を９０とする）。ＲＯＭ　２０ｃの出力は 制御データフィールドであって、ジャンプアドレスとして（７５〉を有する命令 １１の命令フィールドが、第２１図のマルチプレクサ２３ｂへと与えられる。Ｒ ＯＭ　２０ｂの出力は命令１００の制御データフィールドと命令フィールドであ って、そのジャンプアドレス（３００）が第２図のマルチプレクサ２３０へと与 えられることになる。ＲＯＭ２０ａの出力はマイクロ命令９０の制御データフィ ールドおよび命令フィールドであり、そのジャンプアドレス（４００）が、マル チプレクサ２３ｂおよび２３ｃの双方へ与えられる。

マイクロ命令１０がジャンプ命令であった場合には、レジスタカウンタ２１ｂは ここで゛プログラムカウンタレジスタ″となり、命令レジスタ２２はマイクロ命 令１００の制御データフィールドおよび命令フィールドを含むことになり、また 、゛ジャンプアドレスレジスタ″となっているレジスタカウンタ２１ｃへとジャ ンプアドレス（３００）が与えられるが、レジスタカウンタ２１ａの内容には影 響が生じていない。ＲＯＭ２０ｃの出力はこの時点で、命令３００の制御データ フィールドおよび命令フィールドとなっており、そのジャンプアドレス（８）が マルチプレクサ２３ｂへと与えられている。ＲＯＭ２０ｂの出力はこのとき、マ イクロ命令１０１の制御データフィールドおよび命令フィールドとなっており、 そのジャンプアドレス（３５）がマルチプレクサ２３Ｃへと与えられる。ＲＯＭ ２０ａの出力には変化は生じていない。

マイクロ命令１０がサブルーチン命令へのジャンプであるときには、レジスタカ ウンタ２１ｂはパブログラムカウンタレジスタ″となり、その内容（１００）が １だけインクリメントされるとともに、命令レジスタ２２の内容は命令１００の 制御データフィールドおよび命令フィールドとなる。レジスタカウンタ２１ａは 今度はパジャンプアドレスレジスタ″となり、マイクロ命令１００のジャンプア ドレス（３００）を含むが、一方、レジスタカウンタ２１ｃは゛スタックレジス タの先頭′″となって、その内容（１１）を維持している。ＲＯＭ２０ｂの出力 はマイクロ命令１゜１の制御データフィールドおよび命令フィールドとなってお り、そのジャンプアドレス（３５）はマルチプレクサ２３ａへと伝送される。レ ジスタカウンタ２１ａはマイクロフィールドおよび命令フィールドであって、そ のジャンプアドレス（８）はマルチプレクサ２３ｂへと伝送される。

ＲＯＭ２０Ｃの出力は同一のままとなっている。その間に、（９０として特定さ れた）レジスタ２１ａの前の内容が、マルチプレクサ２６ａを経由してメインス タック２６の先頭に置かれる。

マイクロ命令１０がサブルーチン命令からのリターンであったときには、レジス タ２１ａは今度は“プログラムカウンタレジスタ”となって、１だけインクリメ ントされる。

命令レジスタ２０には命令９０の制御データフィールドおよび命令フィールドを 含み、ＲＯＭ　２０ａの出力は命令９１の制御データフィールドおよび命令フィ ールドとなっているが、そのジャンプアドレスはマルチプレクサ２１ｂへと与え られる。レジスタカウンタ２１ｂは°゛ジヤンプアドレスレジスタとなり、ＲＯ Ｍ２０ｂの出力は前のマイクロ命令のジャンプアドレスならびに対応する制御デ ータフィールドおよび命令フィールドとなる。“１スタツクレジスタの先頭″と なっているレジスタカウンタ２ＩＣの内容はレジスタの先頭に前に置かれて・い た内容を含んでおり、ＲＯＭ２０ｃの出力はそのアドレスにおけるマイクロ命令 の内容を含むことになる。

レジスタカウンタの役割分配を定める論理回路は第２図のアービトレーション論 理回路２７の中に含まれている。

この論理回路はステートマシンにほかならない。レジスタカウンタのそれぞれに 付随した２ビツトレジスタ２７ａ。

２７ｂおよび２７Ｃ（第４図参照）は、この論理回路の中に存在している。この 論理回路を駆動する信号は第２図の命令レジスタ２２および第２図の条件選択ユ ニット２４において発生する。アービトレーション論理回路２７の出力を第４図 により詳しく示す。これらの出力はデータ／アドレスマルチプレクサ２３ａ　、 ２３ｂ　、２３０を駆動し、また、３つのレジスタカウンタ２１８．２１ｂおよ び２１０へのロード／カウント能動化入力を駆動する。

上述したように、第２図および第４図のアービトレーション論理回路２７は、本 質的にはステートマシンであり、実行される命令のタイプと３つのレジスタカウ ンタ２１ａ。

２１ｂおよび１Ｃの状態ないしはモードのそれぞれの組合わせとに対応した、レ ジスタおよびレジスタカウンタの次の状態とソース選択アクションとが存在する 。第２図および第４図のアービトレーション論理回路２７によって制御されるこ の発明のそれぞれのレジスタとＲＯＭとの動作を、第５図の中の表に詳しく示す 。この第５図では、それぞれのレジスタカウンタの現在の状態および次の状態と ともに、アービトレーション論理回路２７の入力および出力が描かれている。

第５図の第１行はその時点で実行されている命令のタイプを示しており、゛プロ グラムレジスタカウンタ″として指名されているレジスタカウンタがインクリメ ントを続けているようなノーアクションのＮＡ、サブルーチンへのジャンプＪＭ Ｓ、およびサブル−チンからのリターンＲＥ王。

ジャンプまたは条件付分岐ＪＭ、Ｐを含んでいる。第２行はそれぞれのレジスタ カウンタのモードの種々の組合わせを示しており、ここで△は第２図のレジスタ カウンタ２１ａを、Ｂはレジスタカウンタ２１ｂを、Ｃはレジスタカウンタ２１ ｃを、それぞれ意味している。異なったレジスタカウンタのそれぞれのモードは 、゛′ジャンプアドレスレジスタ″をＪで、゛スタックレジスタの先頭”をＳで 、また、゛プログラムカウンタレジスタ″をＣで、それぞれ表わしている。第３ 行は、それぞれの後続の・状態ないしはモードを示している。

第４行はレジスタカウンタのそれぞれで発生するアクションを示し、ここで、し はレジスタカウンタに新たなアドレスがロードされていることを、Ｏはレジスタ カウンタがその時点における内容を保っていること、そして、■はレジスタカウ ンタのインクリメントがなされていることを示す。第５行は、どのＲＯＭすなわ ち制御記憶装置が、ロードされたレジスタカウンタに与、えられる新たなアドレ スのソースであるかを示している。第６行は、どのＲＯＭが、第２図の命令レジ スタ２２にＯ−ドされた命令フィールドおよび制御データフィールドのソースで あるかを示し、そして、第７行は、第２図のスタック２６の先頭に置かれたアド レスのソースが存在するときには、そのソースはどのレジスタカウンタであるか を示している。

たとえば、命令のノーアクション（ＮＡ）Ｆイブにおけるモードの第１の組合わ せを考えてみる。ＡＲがＪに等しいということは、第２図のレジスタカウンタ２ １ａが“′ジャンプアドレスレジスタ″モードとなっており、レジスタカウンタ ２１ｂが゛スタックレジスタの先頭°′のモードとなっており、そして、レジス タカウンタ２ＩＣが“°プログラムカウンタレジスタ”モードとなっていること を示している。同じラインの次の行は、種々のレジスタの状態すなわちモードが 変化していないことを示している。このラインの第４行は、レジスタカウンタ２ Ｌａに新しいアドレスがロードされており、レジスタカウンタ２１ｂはその内容 を維持しており、そして、レジスタカウンタ２１Ｃがインクリメントされている ことを示している。第５行は、レジスタ２１ａに第２図のＲＯＭ　２　ＱＣから ジャンプアドレスがロードされていることを示す。またこのラインの第６行のＩ ｓは、第２図の命令レジスタ２２がＲＯＭ２ＩＣ＆：凋してロードされているこ とを示し、そして、このラインの最終行は、第２図のスタック２６の先頭に何も 置かれていないことを示す。

サブルーチンへのジャンプ命令ＪＭＳの実行に関するこの発明のアクションの他 の例が、第５図の中の真理値表のＪＭＳのカテゴリの第１ラインに示されている 。レジスタカウンタ２１ａは“ジャンプアドレスレジスタ”モードとなっており 、レジスタカウンタ２１ｂは“スタックの先頭”モードであり、そして、レジス タ２１　Ｃｔ、ｔ“″プログラムカウントレジスタ″モードである。次のクロッ ク時間における、種々のレジスタカウンタのそれぞれの状態は、レジスタカウン タ２１ａが゛°プログラム力ウつタレジスダ°となり、レジスタカウンタ２１ｂ が゛ジャンプアドレスレジスタ″となり、そして、レジスタカウンタ２１０が゛ °スタックレジスタの先頭”となっている。次の行は、レジスタカウンタ２１０ がインクリメントされ、レジスタカウンタ２１ｂに新たなアドレスがロードされ ていることを示しており、また、その次の行は新たなアドレスのソースがＲＯＭ ２０ａであることを示している。その次の行は、第２図の命令レジスタ２２がＲ ＯＭ２０ａからＯ−ドされており。

最後の行はレジスタ２１ｂが第２図のスタック２６の先頭に置かれていることを 示している。

上に述ぺた例によって、第５図の中の表の残りの部分は明らかであろう。但し、 命令ＲＥＶのタイプとなっているサブルーチンからのリターンにおいて、第５行 に存在するＺは、スタックの先頭がそれぞれのレジスタカウンタをロードするた めのソースとなっていることを示している。

Ｌζ１ デジタルデバイスのためのマイクロコントローラすなわち、それぞれのクロック タイムにおいて、３つの異なった１ｌＩＩＪＩＩｌ記Ｉｌ装置つまりＲＯＭのう ちの１つから対応する命令レジスタへとマイクロ命令を与えることができるよう に構成されたマイクロコントローラを開示した。この方法では、マイクロ命令の シーケンスは他のサブルーチンへの条件付分岐、サブルーチンへのジャンプおよ びサブルーチンからのリターンと出会うことが可能であって、そこでは、次のク ロックサイクルに必要とされる正しいマイクロ命令を命令レジスタへと与える準 備が常になされているため、クロックサイクルのロスは生じない。

なお、ここではこの発明の１つの実施例のみを開示したが、請求の範囲の精神と 範囲を逸脱することなく、変形や変化を与えることが可能であるということは当 業者にとっては自明であろう。

−ｖＩ／ 几々」 −ｆで４ 一一β労５ 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　デジタルデバイスを制御するためのコントローラであって、 マイクロ命令をストアするための複数の制御メモリを備え、前記マイクロ命令の それぞれは前記デジタルデバイスを制御するための制御フィールドと、前記それ ぞれのマイクロ命令がサブルーチンへとジャンプすべきであるとき、またはサブ ルーチン命令からリターンすべきであるときに次のマイクロ命令のロケーション を特定するジャンプアドレス゛フィールドと、特定のマイクロ命令がジャンプ命 令もしくはリターン命令であるかどうか、またはいずれのアクションをも要求し ていないかどうかを特定する命令フィールドとから形成されており、 前記コントローラはさらに、それぞれの前記制御メモリに関して設けられて取出 すべき次のマイクロ命令のアドレスを含む複数のアドレスレジスタと、 前記メモリのそれぞれと前記デジタルデバイスとに結合されて、前記制御メモリ のうちの１つから取出されたマイクロ命令の制御フィールドおよび命令フィール ドを受取る命令レジスタと、 前記制御メモリのそれぞれと、他の制御メモリのアドレスレジスタとの間に結合 されて、ジャンプアドレスを前記他の制御メモリのアドレスレジスタへと与える 相互接続手段と、 前記命令レジスタの前記命令フィールド部分と前記アドレスレジスタとに結合さ れて、前記レジスタのうちの１つをプログラムカウンタとして特定し、前記レジ スタ力うちの１つをジャンプアドレスレジスタとして特定し、そして前記レジス タのうちの１つをサブルーチンからのリターンについてのレジスタとして特定す る論理手段と、ファーストイン−ラストアウトの態様でサブルーチンアドレスか らの１つまたはそれ以上のリターンを受取り、ネストされた一連のサブルーチン の実行に適応するブツシュダウンスタック手段とを備える、マイクロコントロー ラ。 ２、　前記論理手段は、その時点で実行されているマイクロ命令がサブルーチン 命令へのジャンプであるかそれともサブルーチン命令からのリターンであるかに 従って、異なるアドレスレジスタをプログラムカウンタとして特定するように構 成されている、請求の範囲第１項記載のマイクロコントローラ。 ３、　前記アドレスレジスタは前記ブツシュダウンスタック手段に結合されてお り、サブルーチンからのリターンについてその時点で特定されているレジスタが 、スタックレジスタの先頭としての前記スタック手段の中の最初のロケーション として機能する、請求の範囲第１項記載のマイクロコントローラ。 ４、　前記マイクロコントローラはさらに、前記それぞれの制御メモリと前記命 令レジスタとの間に結合されて、前記それぞれの制御メモリから取出されたマイ クロ命令のうちの１つの命令フィールドと制御フィールドとを選択するマルチプ レクサを備える、請求の範囲第１項記載のマイクロコントローラ。 ５、　前記Ｉ１１御メモリのそれぞれは、マイクロ命令の同じ組を含んでいる、 請求の範囲第１項記載のマイクロコントローラ。 ６、　前記マイクロコントローラは複数個のマルチプレクサをさらに備え、前記 マルチプレクサのそれぞれは前記アドレスレジスタのそれぞれと他の制御メモリ のジャンプアドレス出力との間に接続され、前記マルチプレクサはさらにマイク ロ命令のアドレスの外部ソースへと結合された、請求の範囲第１項記載のマイク ロコントローラ。 ７、　前記アドレスレジスタのそれぞれは、インクリメントされて、それに対応 する制御メモリからのマイクロ命令のシーケンスを順番に取出すレジスタカウン タであるぐ請求の範囲第１項記載のマイクロコントローラ。 ８、　前記マイクロコントローラはさらに、前記それぞれのレジスタとメモリと の間に結合されて、それぞれのクロック時間でマイクロ命令制御フィールドを前 記命令レジスタへと与えるタイミング手段を備える、請求の範囲第１項記載のマ イクロコントローラ。 ９、　デジタルデバイスを制御するためのマイクロコントマイクロ命令をストア するための少なくとも３個の制御メモリを備え、前記マイクロ命令のそれぞれは 前記デジタルデバイスを制御するための制御フィールドと、前記それぞれのマイ クロ命令がサブルーチンへとジャンプすべきであるときまたはサブルーチン命令 からリターンすべきであるときに次のマイクロ命令のロケーションを特定するジ ャンプアドレスフィールドと、特定のマイクロ命令がジャンプ命令もしくはリタ ーン命令であるがどうが、またはいずれのアクションをも要求していないかどう かを特定する命令フィールドとから形成されており、 前記コントローラはさらに、それぞれの前記制御メモリに関して設けられて取出 すべき次のマイクロ命令のアドレスを含む少なくとも３個のアドレスレジスタと 、前記メモリのそれぞれと前記デジタルデバイスとに結合されて、前記制御メモ リのうちの１つから取出されたマイクロ命令の制御フィールドおよび命令フィー ルドを受取る命令レジスタと、 前記制御メモリのそれぞれと、他の制御メモリのアドレスレジスタとの間に結合 されて、ジャンプアドレスを前記他の制御メモリのアドレスレジスタへと与える 相互接続手段と、 前記命令レジスタの前記命令フィールド部分と前記アドレスレジスタとに結合さ れて、前記レジスタのうちの１つをプログラムカウンタとして特定し、前記レジ スタのうちの１つをジャンプアドレスレジスタとして特定し、そして前記レジス タのうちの１つをサブルーチンからのリターンについてのレジスタとして特定す る論理手段と、ファーストイン−ラストアウトの態様でサブルーチンアドレスか らの１つまたはそれ以上のリターンを受取り、ネストされた一連のサブルーチン の実行に適応するブツシュダウンスタック手段とを備える、マイクロコントロー ラ。 １０、　前記マイクロコントローラはさらに、前記それぞれの制御メモリと前記 命令レジスタとの間に結合されて、前記それぞれの制御メモリから取出されたマ イクロ命令のうちの１つの命令フィールドと制御フィールドとを選択するマルチ プレクサを備える、請求の範囲第９項記載のマイクロコントローラ。 １１、　前記制御メモリのそれぞれは、マイクロ命令の同じ組を含んでいる、請 求の範囲第９項記載のマイクロコントローラ。 １２、　前記マイクロコントローラは複数個のマルチプレクサをさらに備え、前 記マルチプレクサのそれぞれは前記アドレスレジスタのそれぞれと他の制御メモ リのジャンプアドレス出力との間に接続され、前記マルチプレクサ番まさらに、 マイクロ命令のアドレスの外部ソースへと結合された、請求の範囲第９項記載の マイクロコントローラ。 １３、　前記アドレスレジスタのそれぞれは、インクリメントされて、それに対 応する制御メモリから゛のマイクロ命令のシーケンスを順番に取出すレジスタカ ウンタである、請求の範囲第９項記載のマイクロコントローラ。 １４、　前記論理手段は、その時点で実行されているマイクロ命令がサブルーチ ン命令へのジャンプであるかそれともサブルーチン命令からのリターンであるか に従って、異なるアドレスレジスタをプログラムカウントとして特定するように 構成されている、請求の範囲第９項記載のマイクロコントローラ。 １５、　前記アドレスレジスタは前記ブツシュダウンスタック手段に結合されて おり、サブルーチンからのリターンについてその時点で特定されているレジスタ が、スタックレジスタの先頭としての前記スタック手段の中の最初のロケーショ ンとして機能する、請求の範囲第９項記載のマイクロコントローラ。