JPS59500032A - バックプレーンパワ接続システム及びそのシステムを製造する方法 - Google Patents
バックプレーンパワ接続システム及びそのシステムを製造する方法Info
- Publication number
- JPS59500032A JPS59500032A JP50055883A JP50055883A JPS59500032A JP S59500032 A JPS59500032 A JP S59500032A JP 50055883 A JP50055883 A JP 50055883A JP 50055883 A JP50055883 A JP 50055883A JP S59500032 A JPS59500032 A JP S59500032A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- conductor layer
- dielectric layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000003754 machining Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 90
- 239000002131 composite material Substances 0.000 description 11
- 210000004556 brain Anatomy 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 4
- 210000005069 ears Anatomy 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
- H02G5/00—Installations of bus-bars
- H02G5/005—Laminated bus-bars
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10272—Busbars, i.e. thick metal bars mounted on the printed circuit board [PCB] as high-current conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
「改善さnたバックブレーンパ’7−
接続システム」
発明の分野
本a明nコンピュータシステムのバックブレーンのパワブレーンに対する改良さ
れたパワ接続システムに関するものでるる。
発明の背景
コンピュータシステムにおけるバックブレーンは、典型的に、挾持される多数の
誘電体層により離間されて並列に固定された多数の導体#からなっている。
1つの支えられた誘電体層はその側面に位置する2つの導体層に関して、等価な
意味を有するが、バンクブレーンを概念化する上で、時にはバックブレーンをそ
れぞれの層が導体層と誘電体層とを含む複合構造を有し、互いに積層された複数
の同方向に延在する回路層からなるものと見ると便利な場合がめる。
バックプレーンは、回路板(プラグ板と称せられる)を端と端とを合せるように
して受け入れる多数の並列多端子ソケットを有していて、その回路板上にコンピ
ュータシステム成分が組付けられている。バックブレーン導体層のめるものは、
信号伝般用に使われ、比較的多数の分離した導体トレースを有し、それらのトレ
ースは平行した横向ソケットの間七走っている。導体層の他のものは、いわゆる
パワブレーン
ートの形状をしている。
各ソケットは多数のピンを有し、それらのピンは、すべての層を通って穴に6け
られた小さいメッキされた穴を通過していて、バンクブレーン導体層の所望の1
つの層と電気的に接続している。1つの支えられた層への接続が必要でないとき
は、特別な導体層を通る穴を囲む領域が絶縁されていて、ピンが接触しないよう
にしている。メッキされた穴は接続ピンに関してブレスばめできるような寸法に
なっている。
パワ供給をするための接続は同様なやジ方で行われるが、その規模は大きくなる
。例えば、パワブレーン接続用のメッキ穴は直径が1/4 インチのオーダであ
り、それに匹敵する直径の断性ワイヤがはんだ付けされる。
電流は比較的小さい領域においてパワブレーンに供給されるか、パワブレーンか
ら取出されるので比較的大きい局部を流密度となることが判るでろろう。
従って、従来技術のパワ分配システムでは20Aオーダの電流には適したとして
も、可成り大きい電流(恐らくは500A)の供給を要する場合には、適当なも
のとはい\難い。
発明の概要
本発明は、はy一様な電流密度でろることを特徴とするバックプレーンパワー分
配システムを提供するものでるる。従って、非常に高レベルの電流を処理する能
力のものでるる。
大まかにいえば、このことは段を付けられたバックプレーン構造により達成され
る。例えば、そのシステムは、順次に、第1の導体層、第1の誘電体層、第2の
導体層、および第2の誘電体層を有し、第2の導体層と誘電体層とは第1の導体
層と誘電体層とを越えて横方向に延び、第2導体層の露出領域を与えている。典
型的には、方形金属母線がバックプレーンにボルトで締付けられていて、露出領
域への接触を行い、母線へのパワ供給接続は何等かの適当なやり方で行われてい
る。
この段構造を持つパンクプレーンの製造は、先ず層を積層して、同方向に延在・
する層を備えた強固な構造とし、次いで下方にある適当な導体層が露出する深さ
まで積層体を順次機械的に工作することによって行うことが望ましい。同延性を
有する剛性構造の形成に邑って層を積層させる必要性は積層に先立つ層自体に性
質力・ら来るものでろる。特に、与えられた複合層の誘電体層は、当初限られた
硬さを持つ部分的に硬化されたブリブレツブ材料からなっていて、これらは加熱
、加圧を施す積層工程において、初めて硬化し、剛性を備えるようになる。
本発明の主要な利点は、大電流を種々のパワプレーンに供給できることである。
これは母線が延長された領域(典型的には数平方インチ)に亘ってその各々のパ
ワプレーンと電気的に良好な接続を保つことができることに起因している。
さらに、母線は典型的に露出されたパワプレーンにボルトで締着されているため
、母線の容易な取外し、取代えが可能となる。
本発明の本質、利点をさらに理解するために、本明細書の以下の部分と、添付図
面を参照されたい。
図面の簡単な説明
第1図は本発明によるバックプレーンの端部領域の断面を含む斜視図でろジ、そ
の横断寸法に関しては特に拡大した厚さで示している。
第2図はバンクプレーンの端部領域の断面図0第3図はパワ供給接続を示すバッ
クプレーンの斜視図である。
第1図は本発明によるバンクプレーン5の部分の斜視断面図でろる。バックプレ
ーン5は多数の導体層10a−i と、間にはさ1れた誘電体層12ab、12
bc、および12hiとが交互になっている積層構造体からなっている。導体層
は典型的に銅でロシ、誘電体層はガラス繊維エポキシ複合体でろる。導体層と誘
電体層とに関する番号の付は方は、各導体層がそれに関連する単一文字を有し、
各誘電体層は直接隣接する導体層に関連する2つの又字全有するように番号性は
金行っている。バンクプレーン5の厚さはすべての層を明示するため横断寸法に
関しては’f15倍に拡大図示した。この拡大表示は、導体層が約0.020イ
ンチより薄いため、必要でろる。
公知のように、そのようなバックプレーンは、典型的にコンピュータシステム中
の種々の機能ユニット間の伝達媒体として使用されている。この目的で導体層1
0a乃至101(後者は明示してない)ld信号層でろす、一方層10b−h
はいわゆるパワプレーンで、機能ユニットに特定のDC電圧レベルを供給する。
信号層10a および101 は一体の層ではなく、むしろ夫々が多数の分離し
た導電性トレース14を有している。明瞭にするために、信号層の厚さは第1図
においては拡大されていない。
第1表は導体層と誘電層との厚さ、およびパワプレーンに対する電圧レベルを示
している。これらの寸法とレベルとは、説明のためだけに掲示したもの10a
O,00135信号
12ab 0.027
10b O,0108−2V
12bc O,005
10c O,01085V
12cd 0.005
10d O,0054+5v
12de O,005
10e O,0054大地
12ef O,005
10f 0.0108 大地
12f9 0.005
1090.0108 大地
12Fh O,005
10h O,0108大地
12hi O,027
10t、 o、’o 0135 信号
特殊な機能ユニットは、一般にプラグ板と称する回路板の上に構成されるが、こ
の回路板はその端縁に沿ってはソ方形のメッキされた接触子の直線配列を備えて
いる。プラグ板端縁はバックプレーンに設けた対応配置のソケットにはめ込まれ
る。ソケットはプラグ板上の接触子にかみ合う弾性接触子を有し各接触子は対応
するビンに電気的に結合される。プラグ板、ソケットのいずれも図示してガい。
バックプレーンはめつき穴15の対応配列によって形成されているため、信号層
ろるいはパワプレーンでろるバックプレーンの導体層の所望の1つにピンで接触
することができる。与えられた層への接続を要さないときは、その特定な導体層
を通る穴を囲む領域が絶縁される。
バックプレーン5の端縁は段構造を有し、少なくとも幾つかの導体層は他とは異
なった寸法で、他のものを越えて延びていることが判るでめろう。即ち導体層1
0e−hは同じ横向寸法でるるか、層10b−eは寸法が順次に増加していて、
各パワプレーン10b−e の露出された領域17b−ek画定している。これ
らの露出された領域は数平方インチであってもよい。0.25−1.0インチの
範囲が典型的な幅でろるが長さの範囲はバンクプレーンの端縁(恐らくは1フー
ト)と同じにすると都合がよい。
誘電体M 12bc 、 12c、d および 12deはそれぞれ上に載って
いる(短〃・い)導体層を越えて少しの距離(約0.05インチ)延びていて、
誘電体段18bc。
18cd および fade f画定している。誘電体層の段の重要さは製作工
程に関連して以下に述べる。
露出された領域17b−eの重要さは、方形母線(以下に述べる)がそれに向合
ってボルト締めされて対応するパワプレーンと良好な電気的接触をすることでろ
る。この目的で、露出された部分17bには多数のボルト穴20bが設けられて
おり、部分17cmeKBそれぞれ同様の多数のボルト穴20c 、 20dお
よび20e が設けられている。各穴20eはそれに関連して多数の衛星状に配
置した小穴22全備えている。
第2図は、穴20bのl″SISIヲ囲におけるバックプレーン5の構造を詳細
に示す断面図である。
他の穴は対応配置されている。
穴20b はバックプレーンの残りの層を通じて全体に延びているが、穴20b
を通って延びるボルトは下にめる何れのパワプレーy10cmh とも電気的
に接触しないことが重要でるる(穴20bは、信号プレーン10iの近くを通過
しないことに注意)。
従って、各パワプレーンはN10bk除いて、穴20bを囲む絶縁環25全備え
ていてボルトが接触しないようにしである。
第3図はパワプレーンへの実際のパワ接続を示す斜視図である。これは、導体(
すなわち銅)の母線30b−ef対応する露出されたパワプレーン部分17b−
e にボルトで締付けることにより達成される。
露出された部分は約0.6インチでろるが、母線は縦0.5インチ、横075イ
ンチの断面寸法のものが使用される。各母線は充分な数のさらねじ32(すなわ
ち、寸法1o−32)により締付け、母線と対応するパワプレーンとの間の良好
な電気的−触を確保している。パワケーブル4oは、それぞれ適当な耳42全持
っていて、適当なねじ45により母線に締付けられている。ねじ45は、ボルト
32とは反対に、めくらテーパー穴に保持されて、必要に応じて母線とパワケー
ブルとを一体に取外すことができるようになっている。
上述の構造上の特徴の幾つかは製造工程に関して都合がよいことが理解されるで
ろろう。この工程の第1は、後に積層される銅と誘電体層を準備する工程でめる
。これらのものは、別々の銅と誘電体層としてか、るるいは多数の複合体、でき
れば誘電体だけの層として準備される。典型的な複合場は銅−誘電体複合体、ろ
るいは銅−誘電体−銅複合体でろる。
これに関連して、誘電体層はプリプレラグ材料でめp1典型的には外部ゲル硬化
層と円部完全硬化層とを持つサンドウィッチ状のものでおる。複合体層の性質に
よっては、幾つかの普通の誘電体層でろうてもよい。層はすべて最初には同じ横
幅のものでるる。
バックプレーンを形成するためにすべての層を積層する前に、各導体層は適当な
パターンでエツチングされる。接続体の中のすべてのピンはすべての層を通過し
、支えられた層へのピンの接続が不要なときは、エツチング段階で特別のピンに
対する穴の近くの適当な材料を取除かねばならないことを注意して置く(穴は後
にあけられる)。接続が不要なパワプレーンボルト穴20b−eに対しては、過
大寸法の円形領域をエツチングして、絶縁環25を創るようにする。
その彼に、加熱、加圧工程によって種々の層が積層されて単一の剛性組立体を形
成する。接続ピン用の穴15と、母線用ボルト穴20b−e とはそのとき固い
積層構造体を通って完全に穴ろけされる。
次いで積層構造体を上述の段構造とするために機械工作工程に供する。機械工作
の詳細は通常の精密機械工作者の能力範ロ内にめるものでろる。し力・しながら
、この機械工作は個々の層の厚さの点で!#氏精密なこと全要求し、通常は数値
制御フライス盤により行われること全注意して置く。機械工作工程は、上に載っ
ている複合体(導体−誘電体)層の部分を取除いて、下にるる導体層の部分を露
出妬せる深さまで構造体が機械工作されると云えははソ説明したことになるが、
機械工作工程i’z a を体膜18bc 。
18dcおよび18deの形成にも続けられることを注意して置く。このことは
続いて行われるメッキ工程の点で重要でるる。
上述の直接機械工作の代わりに、シリコン含浸テープのような解除物質を使用し
てもよく、これは後に露出される銅層の部分へ積層に先立って堆積させられる。
そのとき機械工作は、露出されるべき銅の部分の上の非常に薄い誘電体層(恐ら
< 0.001−0.002インチ)を残す深さまで行われる。薄い層はそのと
き下にある銅から分離され、下に8る銅を露出させるように破り取られる。解除
物質は分離が生ずるのを許し、一方機械工作された層の極端な薄さによって取除
きが容易になる。この方法の利点は、銅層が絶対的に平らでろることに依存しな
いですむことである。
解除物質が、露出されるべき銅層の全領域を覆っている限シは、機械工作はこの
領域の全体にわたって行わなくてよいことは明らかであろう。むしろ、製造工程
は段位tiiに隣接する比較的狭いス) IJツブを機械工作し、露出されるべ
き領域の余りの上に載っている複合層の全体の厚さを取去ることにより行われる
。このことは非常に薄く、比較的狭いウェブ部分を画定するが、このウェブ部分
は解除物質との中間において、上に載っている複合層の全体の部分の分離を可能
にしている。
機械工作された組立体はそのときろう浴のようなメッキ工程に供されて、導電材
料のすべての露出された部分は非酸化層(すなわち、ろう)で覆われる。
メッキ工程の間、誘電体層の段部18be 、 1Bcd および18de は
障壁として作用し、メッキ材料が導体層の続いて露出される部分の間隙を橋架し
ないようにする。この点では、第1図は厚さを著しく拡大されていて、誘電体段
は、横方向寸法が1716インチでろるのに、厚さは僅かに0.005インチで
ろって、横方向範囲がなければメッキ材料により容易に橋架されることを思い起
すことが有用である。
このメッキの間に、穴20e および22内の誘電体間隙はメッキされ、それぞ
れ導体層1ce−h’ff電気的に結合する連続してメッキされた穴が生じる。
単一の厚いグランドプレーン層よりも、多数の薄いグランドプレーン層を使用す
ることについて述べたのは、本質的な利点としてではなく、むしろ製造上の容易
さを考慮してのことでるる。メッキ穴20e は種々のグランドプレーンの間に
有効な導電通路を作るが、衛星状に配置した穴22は付加的な接触全作9、接触
を2倍に増加させる。
要するに、本発明によれば大電流レベルのパワプレーン構造が提供されることが
判るでろろう。
バックプレーンへの母線の接続は、対応する母線にボルトで締付けられた耳を外
して、すべての母線をボルトから外す手段によりバックプレーンが電力供給から
取外されることでろる。
上記の説明は本発明の好適実施例の完全な開示を与えるものでるるか、種々の変
形、代わりの構造およびその相当物は、本発明の精神および範囲から逸脱するこ
となしに可能である。例えば、導体層の露出された部分は、なるべくはバックプ
レーンの1つまたはそれ以上の端縁に沿う方形ストリップでるるか、他の形状も
、必要に応じて可能てろる。従って上述の記載および例示は、請求の範囲に↓り
定められた本発明の範囲を限定するものと考えては力らない。
FIG、2゜
FIG、3゜
Claims (1)
- 【特許請求の範囲】 1、 順次に、第1の導体層、第1の誘電体層、第2の導体層および第2の誘電 体mt有するバックプレーンパワ分配システムにおいて、 前記第2の導体および誘電体層は、前記第1の導体および誘電体#を越えて横方 向に延び、前記第2の導体層の実質的な露出される部分を画定するようにしたこ とを特徴とするバックプレーンパワ分配系統。 2、 順次に、第1の導体層、第1の誘電体層、第2の導体層、および第2の誘 電体層とからなシ、前記第2の導体および誘電体層は前記第1の導体および誘電 体層を越えて横方向に延びて、前記第2の導体層の1つの端縁の近くの実質的な 露出部分全画定し、前記第1の誘電体層は前記第1の導体層を越えて横方向に延 びているが、その程度は、前記第2の導体層が前記第1の導体層を越えて延びて メッキ障壁を一定している量より小さいことを特徴とするバックプレーンパワ分 配システム。 3、 前記第1の誘電体層は前記第1の導体層を横方向に越えて延びているが、 その量は前記第2の導体層が前記第1の導体層を越えて延びてメッキ障壁を画定 している量より小さいことを特徴とする請求範囲第1項記載の発明。 4、 前記第2の導体層の前記の露出された部分が、特徴とする、請求範囲第1 項記載の発明。 5、 前記第1および第2の導体層は銅でロシ、前記第2の導体層の前記の露出 された部分が非酸化導電材料でメッキされていることを特徴とする請求範囲第1 項または第2項記載の発明。 6、 前記第2の導体層への電気接続をさらに容易に −するために、前記第2 の導体層の前記の露出された部分と密接な接触をする母線装置1tt有すること を特徴とする請求範囲第1項または第2項記載の発明。 7、 前記第1および第2の導体層は厚さが約0.020インチよシ少なく、前 記の露出された部分が少なくとも数平方インチの面積を持つことに%徴とする、 詩才範囲第1項または第2項記載の発明。 8、第1の導体層を設ける工程と、第1の誘電体層を設ける工程と、第2の導体 層を設ける工程と、第2の誘電体層を設ける工程と、順次に、第1の導体層、第 1の誘電体層、第2の導体層および第2の誘電体層を積層し、第1および第2の 導体層と誘電体層とをはソ共延させて強固な積層された構造体を作る工程と、第 1の導体および誘電体層の部分を取除いて、第2の導体層の可成pの領域を露出 されたままにする工程とを有することを特徴とする、バックプレーン分配システ ムを製造する方法。 9、前記の取除く工程は、強固な積層された構造体をその端縁領域に沿って機械 工作する工程を有すること全特徴とする、請求範囲第8項記載の方法。 10、前記の取除く工程は、前記積層工程に先立って第2の導体層の実質的領域 に解除物質を取付ける工程と、強固な積層された構造体を機械工作して、第2の 導体層の少なくとも実質的部分において上に載っていて、解除物質により分離さ れた第1の誘電体層の薄い領域金銭すようにする工程と、第1の誘電体層の薄い 領域を第2の導体層から分離して、第2の導体層の実質的領域を露出させる工程 とを有することを特徴とする請求範囲第8項記載の方法。 11、前記機械工作の工程は実質的領域の全体にわたって行われることを特徴と する請求範囲第11項記載の方法。 12 前記機械工作の工程が実質的領域の一部分だけにわたって行われることを 特徴とする請求範囲第1θ項記載の方法。 ′13. 順次に、第1の導体層、第1の誘電体層、第1の導体層、第2の導体 層および第2の誘電体層全積層して、前記第1および第2の導体層と、第1およ び第2の誘電体層とをはソ共延させて強固な構造体を作る工程と、前記の積層さ れた構造体を、前記第1の導体層の部分および前記第1の誘電体層の部分を取除 く深さまで機械加工して、前記の導体層の実質的領域を露出されたま\にする工 程とを有することを特徴とする、ノくツクプレーンノくワ分配システム全製造す る方法。 14、前記機械工作の工程は、前記第1の誘電体層の領域を、前記第1の導体層 と、前記導体層の前B己の露出された領域との間に露出されたま\にするように 行われることを特徴とする請求範囲第13項記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US339033DEEFR | 1982-01-13 | ||
US339034DEEFR | 1982-01-13 | ||
US06/339,033 US4450029A (en) | 1982-01-13 | 1982-01-13 | Backplane fabrication method |
US06/339,034 US4694123A (en) | 1982-01-13 | 1982-01-13 | Backplane power connector system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59500032A true JPS59500032A (ja) | 1984-01-05 |
Family
ID=26991458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50055883A Pending JPS59500032A (ja) | 1982-01-13 | 1983-01-12 | バックプレーンパワ接続システム及びそのシステムを製造する方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0098295B1 (ja) |
JP (1) | JPS59500032A (ja) |
AU (1) | AU1154683A (ja) |
DE (1) | DE3365365D1 (ja) |
WO (1) | WO1983002521A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS64794A (en) * | 1987-02-26 | 1989-01-05 | Nec Corp | Multilayer interconnection board |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8624823D0 (en) * | 1986-10-16 | 1986-11-19 | Bale D J | Electrical conductors |
FR2611412B1 (fr) * | 1987-02-26 | 1996-08-14 | Nec Corp | Carte stratifiee d'interconnexion |
DE8904290U1 (de) * | 1989-04-06 | 1990-08-02 | Jordan, Wolfgang, 2000 Hamburg | Stromleiter |
JP2003188882A (ja) * | 2001-10-12 | 2003-07-04 | Hiroyuki Shinoda | 通信装置、通信デバイス、基板実装方法および触覚センサ |
CN109982504B (zh) * | 2017-12-28 | 2021-06-25 | 泰科电子(上海)有限公司 | 电路板和板卡 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2876530A (en) * | 1955-03-31 | 1959-03-10 | Glenn N Howatt | Forming printed circuit conductors |
US2955974A (en) * | 1957-06-10 | 1960-10-11 | Int Resistance Co | Metal to plastic laminated article and the method of making the same |
US3312870A (en) * | 1964-03-13 | 1967-04-04 | Hughes Aircraft Co | Electrical transmission system |
CH417724A (de) * | 1965-03-15 | 1966-07-31 | Bbc Brown Boveri & Cie | Anordnung mit mehreren Sammelschienen für elektrische Geräte |
US3680005A (en) * | 1966-03-24 | 1972-07-25 | Burroughs Corp | Integral electrical power distribution network having stacked plural circuit planes of differing characteristic impedance with intermediate ground plane for separating circuit planes |
US3396230A (en) * | 1966-07-06 | 1968-08-06 | Thomas & Betts Corp | Laminated bus assemblies |
US3499218A (en) * | 1966-10-31 | 1970-03-10 | Electro Mechanisms Inc | Multilayer circuit boards and methods of making the same |
US3459880A (en) * | 1967-09-19 | 1969-08-05 | Jack A Erdle | Flexible bus bar |
US3516156A (en) * | 1967-12-11 | 1970-06-23 | Ibm | Circuit package assembly process |
GB1218445A (en) * | 1968-02-28 | 1971-01-06 | British Insulated Callenders | Improvements in or relating to busbar assemblies and methods of making same |
US3663866A (en) * | 1970-03-27 | 1972-05-16 | Rogers Corp | Back plane |
JPS5040590B1 (ja) * | 1970-07-03 | 1975-12-25 | ||
US3893233A (en) * | 1971-06-11 | 1975-07-08 | Amp Inc | Method of connecting a contact pin to laminated bus bars |
GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
-
1983
- 1983-01-12 EP EP19830900514 patent/EP0098295B1/en not_active Expired
- 1983-01-12 JP JP50055883A patent/JPS59500032A/ja active Pending
- 1983-01-12 DE DE8383900514T patent/DE3365365D1/de not_active Expired
- 1983-01-12 WO PCT/US1983/000039 patent/WO1983002521A1/en active IP Right Grant
- 1983-01-12 AU AU11546/83A patent/AU1154683A/en not_active Abandoned
Non-Patent Citations (1)
Title |
---|
IBM TECHNICAL DISCLOSURE BULLETIN * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS64794A (en) * | 1987-02-26 | 1989-01-05 | Nec Corp | Multilayer interconnection board |
Also Published As
Publication number | Publication date |
---|---|
DE3365365D1 (en) | 1986-09-25 |
WO1983002521A1 (en) | 1983-07-21 |
EP0098295B1 (en) | 1986-08-20 |
EP0098295A4 (en) | 1984-04-24 |
AU1154683A (en) | 1983-07-28 |
EP0098295A1 (en) | 1984-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4694123A (en) | Backplane power connector system | |
US5274195A (en) | Laminated conductive material, multiple conductor cables and methods of manufacturing such cables | |
DE69125354T2 (de) | Biegsame Leiterplatte | |
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
US11457532B2 (en) | Method of manufacturing circuit board | |
US4392013A (en) | Fine-patterned thick film conductor structure and manufacturing method thereof | |
US4450029A (en) | Backplane fabrication method | |
US5207887A (en) | Semi-additive circuitry with raised features using formed mandrels | |
DE2536316C2 (de) | Schaltungskarte für integrierte Halbleiterschaltungen | |
EP1895820A2 (en) | Wired circuit board and production method thereof | |
DE4015788C2 (de) | Baugruppe | |
JPH08213758A (ja) | 積層配線基板構造体、及びその製造方法 | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE69331406T2 (de) | Herstellungsverfahren und vorrichtung einer dreidimensionalen verdrahtung von gehaeusen fuer elektronische komponenten | |
JPH0728134B2 (ja) | 導電性回路部材及びその製造方法 | |
EP1883283B1 (en) | Wired Circuit Board | |
EP0718878A2 (de) | Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat | |
JPS59500032A (ja) | バックプレーンパワ接続システム及びそのシステムを製造する方法 | |
JPH0773914A (ja) | 電気結線基板用コアおよびコアを備えた電気結線用基板、ならびにそれらの製造方法 | |
CN108124386A (zh) | 线路板及其生产方法、图形转移方法 | |
JPS61124117A (ja) | プリントコイルの製造方法 | |
DE3107405C2 (de) | Mehrschichtige, gedruckte Schaltungsplatte für Verdrahtungsänderungen | |
DE3545527A1 (de) | Flexible elektrische verbindungsvorrichtung und verfahren zu ihrer herstellung | |
DE69412867T2 (de) | Flachkabelanordnung |