JPS594901B2

JPS594901B2 - コ−ド信号順次伝達回路

Info

Publication number: JPS594901B2
Application number: JP11605779A
Authority: JP
Inventors: 博久「肉」倉; 俊良本木
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1979-09-12
Filing date: 1979-09-12
Publication date: 1984-02-01
Also published as: JPS5640342A

Description

【発明の詳細な説明】この発明は、情報設定された複数系統のディジタルコー
ド信号を順次伝達するコード信号順次伝達回路に関する
ものである。

カメラにおいて露出制御を行うには、たとえばいわゆる
絞り優先方式自動露出制御の場合なら、被写体光量情報
値ＢＶ、フィルム感度情報値ｓＶ、５絞り情報値ＡＶ
を入力要因として、適正シャッタ時間情報値ＴｖをＴｖ
＝ＢＶ＋ＳＶ−ＡＶ “０のごとく算出する。

また、シャッタ時間優先方式自動露出制御の場合なら、
被写体光量情報値ＢＶ、フィルム感度情報値ＳＶ、シャ
ッタ時間情報値Ｔｖを入力要因として、適正絞り情報値
ＡＶを５ＡＶ＝ＢＶ＋ＳＶ−Ｔｖのごとく算出する。
さらに、絞りの制御や絞りの表示を行うためには、レン
ズの開放下値情報や最小口径情報を加味して計算しなけ
ればならない。’０このように、多くの情報要因によ
つて異なる計算を行わなければならないカメラシステム
においては、ディジタル回路によるＣｐＵ方式を取らな
い限り、構成が著しく複雑になつてしまい事実上実用に
供し得ない。５これが、カメラシステムにｃｐＵ方式
を採用する理由の一つであるが、この場合、上記した多
くの入力情報要因はディジタル２進コード（たとえばグ
レイコード）で与えなければならない。

ところが、アナログ電圧で入力情報を与える場０合に
は、一つの情報につき、一つの配線ですむが、ディジタ
ル２進コードで与える場合には、たとえばＳＶ情報には
５〜６ビット必要であるとか、Ｔｖ情報に４ビット必要
であるとかいうように、情報一つについて複数ビットの
配線を要するので、全５体としては非常に多くの配線
数となつてしまう。このため、すべての入力情報ビット
を同時にｃｐｕに供給するのではなく、時間タイミング
でンクー順次選択してＣＰＵに入力情報を供給する、い
わゆるスキヤン方式、すなわち順次伝達方式が考えられ
ている。

第１図はこのような従来のスキヤン方式によるコード信
号順次伝達回路を示す図である。

この図において、１は第１のスキヤンタイミング信号入
力端子、２は第２のスキャンタイミング信号入力端子、
３は第３のスキャンタイミング信号入力端子であり、各
々、ＮＰＮトランジスタ４，５および６のベースに接続
されている。このトランジスタ４，５および６のエミツ
タはいずれもアースに接続されており、他方トランジス
タ４のコレクタは第１の４ビツト情報設定手段７の共通
端子に接続され、トランジスタ５のコレクタは第２の４
ビツト情報設定手段８の共通端子に接続され、トランジ
スタ６のコレクタは第３の４ビツト情報設定手段９の共
通端子に接続されている。第１の４ビツト情報設定手段
７は４つのスイツチＳ。

Ｏ，ＳＯｌ，ＳＯ２およびＳ。３からなつており、これ
らスイツチＳ。

Ｏ−ＳＯ３のオン・オフによつて４ビツトのデイジタル
２進コードが設定されるものである。同様に、第２の４
ビツト情報設定手段８は４つのスイツチＳｌＯ２Ｓｌｌ
７Ｓｌ２？Ｓｌ３よりなり、これらスイツチＳｌＯ−Ｓ
ｌ３のオン・オフによつて４ビツトのデイジタル２進コ
ードが設定されるｔのであり、第３の４ビツト情報設定
手段９は４つのスイツチＳ２Ｏ７Ｓ２ｌツＳ２２ｙＳ２
３よりなつて、これらスイツチＳ２Ｏ−Ｓ２３のオン・
オフにより４ビットのディジタル２進コードが設定され
るものである。

これら情報設定手段は、具体的には、たとえばダイヤル
つまみの下に配設されるもので、ダイヤルの可動片側に
共通端子の導体が設けられ、固定片側に４本の導体パタ
ーンが配されることによつて構成される。上記４ビツト
情報設定手段の４本の端子は独立に取出され、分離用ダ
イオードのカソード端子に接続される。

すなわち、第１の４ビツト情報設定手段７の４本の他端
子は第１の分離用ダイオード群１０のカソード側端子に
各々接続されており、第２の４ビツト情報設定手設８の
４本の他端子は第２の分離用ダイオード群１１のカソー
ド側端子に各々接続されており、第３の４ビツト情報設
定手段９の４本の他端子は第３の分離用ダイオード群１
２のカソード側端子に各々接続されている。より詳細に
説明すると、第１の分離用ダイオード群１０は４つのダ
イオードＤ。Ｏ，ＤＯｌ，ＤＯ２およびＤ。３よりなり
、第２の分離用ダイオード群１１は４つのダイオードＤ
ｌＯ，Ｄｌｌ，Ｄｌ２およびＤｌ３よりなり、第３の分
離用ダイオード群１２は４つのダイオードＤ２Ｏ，Ｄ２
ｌ，Ｄ２２およびＤ２３よりなる。

そして、ダイオードＤ。Ｏのカソード端子がスィッチＳ
。Ｏの他端子に、ダイオードＤ。，のカソード端子がス
イツチＳ。ｌの他端子に接続されてぉり、以下同様にし
てダイオードＤ２３のカソード端子がスイツチＳ２３の
他端子に接続されている。ダイオードＤ。Ｏ，ＤｌＯお
よびＤ２Ｏのアノード端子は出力ビツト線１３に共通に
接続され、ダイオードＤ。ｌ，ＤｌｌおよびＤ２ｌのア
ノード端子は出力ビツト線１４に共通に接続され、ダイ
オードＤ。２，Ｄｌ２およびＤ２２のアノード端子は出
力ビツト線１５に共通に接続され、ダイオードＤ。

３，Ｄｌ３およびＤ２３のアノード端子は出力ビツト線
１６に共通に接続されている。

このようにしてダイオードのアノード端子が接続された
出力ビツト線１３，１４，１５および１６と電源の正極
端子２１との間には、各々プルアップ抵抗１７，１８，
１９および２０が接続されている。

また、出力ビツト線１３，１４，１５および１６は信号
出力端子２２，２３，２４および２５に接続される。さ
らに、この信号出力端子２２〜２５がＣＰＵの入力端子
に接続されるもので、つまり信号出力端子２２〜２５に
導出された４ビツト信号が入力情報としてＣＰＵに取込
まれるようになつている。なお、第１図においては、説
明の繁雑を避けるため、４ビツトの情報入力が３系統あ
る場合を示してある。

次に、第１図の動作を説明する。

第１ないし第３のスキヤンタイミング信号入力端子１〜
３に加えられるスキヤンタイミング信号は、まず入力端
子１に“Ｈ”レベル電圧が与えられ、次いで入力端子２
に゛Ｈ゛レベル電圧が与えられ、次いで入力端子３に゛
Ｈ゛レベル電圧が加えられるというように、順次゛Ｈ”
レベル電圧が選択印加され、しかも任意の周期ごとに、
これをくり返すような信号である。まず、入力端子１に
゛Ｈ”レベル電圧が印加されると、トランジスタ４がオ
ンする。

この時、入力端子２および３には”Ｌ゜゛レベル電圧が
印加されているため、トランジスタ５および６はオフし
ている。このような状態の時、たとえばスイツチＳ。

Ｏがオンに設定されていれば、信号出力端子２２には゛
Ｌ゜゛レベルが伝達される一方、たとえばスイツチＳ。
ｌがオフに設定されていれば、信号出力端子２３ばＨ゛
レベルになる。このように、第１の４ビツト情報設定手
段７の設定状態に対応する２進コードが信号出力端子２
２〜２５に得られる。次に、入力端子２のみに“Ｈ”レ
ベル電圧が供給されると、トランジスタ４，５，６のう
ちトランジスタ５だけがオンするから、第２の４ビツト
情報設定手段８の設定状態に対応する２進コードが信号
出力端子２２〜２５に得られ、次に入力端子３のみに”
Ｈ゛レベル電圧が供給されると、トランジスタ４〜６の
うちトランジスタ６だけがオンするから、第３の４ビツ
ト情報設定手段９の設定状態に対応する２進コードが信
号出力端子２２〜２５に得られる。以上説明したように
、入力端子１，２および３に順次選択的にスキャンタイ
ミング信号を与えることにより、複数系統の４ビツトコ
ード情報をタイムシエアリング方式で伝達することがで
きる。

ところが、このような従来の回路においては次に述べる
ような欠点がある。第１に、信号出力端子２２〜２５に
得られる゛Ｌ゛レベル電圧が高くなつてしまうという欠
点がある。

たとえば、トランジスタ４がオンし、スイツチＳ。Ｏが
オンしている時、信号出力端子２２は“Ｌ゛レベル電圧
になるが、その電圧値は、（トランジスタ４のコレクタ
・エミツタ間電圧）＋（ダイオードの順方向電圧）だけ
アース電位から高い電圧となる。代表的な例においては
、前者は０．３Ｖ、後者は０，７Ｖになるので、都合、
゛Ｌ”レベル電圧が１になつてしまう。多くのカメラに
おいては、電源は銀電池２個によつてまかなわれており
、したがつてシステムは２．０〜３。５Ｖの電源電圧範
囲で動作しなければならない。

ＣＰＵにＣＭＯＳＩＣを使用する場合を考えると、ＣＭ
ＯＳＩＣは通常、電源電圧の２〜３割程度以下の入力電
圧でないどＬ゛レベル入力電圧として認めないので、電
源電圧が２．０Ｖにおいては、上記したような１Ｖとい
う電圧でばＬ゛レベル電圧として識別できないことにな
つてしまう。第２に、配線数が多いのと、上記情報設定
手段の作り方が面倒になるという欠点がある。カメラに
おいては、小型軽量化が必須条件であり、したがつて情
報設定用ダイヤル群は必ずしもカメラボデイの１ケ所に
集中的に配し得るものでなく、かつレンズからの情報や
ストロボからの情報もあるので、第１図に示したような
４ビツト情報設定手段７，８および９などは当然カメラ
ボデイのさまざまな場所に分散して配されると考えざる
を得ない。第１図に示したような従来回路では、その点
、配線数が多く、したがつて結線や線材の引き回しが困
難であつた。また、一般にカメラのボデイは電池の負電
極側電位、すなわちアース電位が与えられており、スイ
ツチなどの一端は共通にボデイアースに落すような形成
にするのが普通である。

しかるに、第１図に示した従来回路においては、スイツ
チ群よりなる情報設定手段の共通端子がアース電位では
なく、変動する電位つまりＮＰＮトランジスタのコレク
タ電位から与えられるものである。このため、共通端子
からＮＰＮトランジスタのコレクタへの配線が必要にな
る。しかも、上記共通端子は、たとえば情報設定ダイヤ
ルに連動するいわばロータリースイツチの可動片側、つ
まり換言すればシヤフトの導体に相当するが、この導体
はボデイから電気的に絶縁されていなければならない。
このため、情報設定手段の作り方が面倒であつた。以上
の説明では、説明を明確にするために、カメラに使用す
る場合に限定して従来回路の欠点を述べたが、信号出力
端子の゛Ｌ”レベル電圧が高い電圧となつてしまうこと
、配線数が多いこと、および情報設定手段の作り方が難
しいことなどは、ただカメラに使用する場合だけの特有
の問題ではないことはいうまでもない。この発明は上記
の点に鑑みなされたもので、情報設定手段（コード信号
設定手段）の構成方法を容易にし、情報設定手段からの
配線数を減少せしめるとともに、充分低い゛Ｌ゛レベル
電圧を得ることができるコード信号順次伝達回路を提供
することを目的とする。

以下この発明の実施例を図面を参照して説明する。

第２図はこの発明の実施例を示す回路図で、図中第１図
と同一部分には同一符号を付す。この第２図において、
２６は第１の回路分離用スイツチングトランジスタ群で
、共通ベース端子がベース電流制限抵抗２９を介して第
１のスキャンタイミング信号入力端子１に接続される。
２７は第２の回路分離用スイツチングトランジスタ群で
、共通ベース端子がベース電流制限抵抗３０を介して第
２のスキヤンタイミング信号入力端子２に接続され、２
８は第３の回路分離用スイツチングトランジスタ群で、
共通ベース端子がペース電流制限抵抗３１を介して第３
のスキャンタィミング信号入力端子３に接続される。

第１の回路分離用スイツチングトランジスタ群２６は、
ベースを共通接続したＮＰＮトランジスタＴ。

Ｏ，ＴＯｌ，ＴＯ２，ＴＯ３で構成される。また、第２
の回路分離用スイツチングトランジスタ群２７はベース
を共通接続したＮＰＮトランジスタＴ，Ｏ，Ｔｌｌ，Ｔ
ｌ２，Ｔｌ３で構成され、第３の回路分離用スイツチン
グトランジスタ群２８はベースを共通接続したＮＰＮト
ランジスタＴ２Ｏ，Ｔ２，，Ｔ２２，Ｔ２３で構成され
る。そして、トランジスタＴＯＯ〜ＴＯ３ラＴｌＯ〜Ｔ
ｌ３２Ｔ２Ｏ〜Ｔ２３の各共通４ース端子がベース電流
制限抵抗２９，３０，３１を介して第１、第２、第３の
スキヤンタイミング信号入力端子１，２，３に接続され
ることは上述の通りである。第１の回路分離用スイツチ
ングトランジスタ群２６のＮＰＮトランジスタＴ。

Ｏ，ＴＯｌ，ＴＯ２，ＴＯ３の各エミツタは、各々第１
の４ビツト情報設定手段（第１の４ビツトコード信号設
定手段）７の４個の独立端子に接続される。すなわち、
トランジスタＴ。ＯのエミツタはスイツチＳ。Ｏの独立
端子に、トランジスタＴ。ｌのエミツタはスイツチＳＯ
ｌの独立端子に、トランジスタＴ。２のエミツタはスイ
ツチＳ。

２の独立端子に、またトランジスタＴＯ２のエミツタは
スイツチＳ。

３の独立端子に接続される。

そして、第１の４ビツト情報設定手段７の共通端子、す
なわちスイツチＳ。Ｏ，ＳＯｌ，ＳＯ２およびＳ。３の
共通側端子は直接アース電位に接続されている。

以下同様にして、第２の回路分離用スイツチングトラン
ジスタ群２７のＮＰＮトランジスタＴ，Ｏ〜Ｔｌ３の各
エミツタは第２の４ビツト情報設定手段（第２の４ビツ
トコード信号設定手段）８の４個の独立端子、つまりス
イツチＳｌＯ，Ｓｌｌ，Ｓｌ２，Ｓｌ３の独立端子に接
続され、第３の回路分離用スイツチングトランジスタ群
２８のＮＰＮトランジスタＴ２Ｏ−Ｔ２３の各エミツタ
は第３の４ビツト情報設定手段（第３の４ビツトコード
信号設定手段）９の４個の独立端子、つまりスイツチＳ
２Ｏ，Ｓ２ｌ，Ｓ２２，Ｓ２３の独立端子に接続されて
おり、第２および第３の４ビツト情報設定手段８，９の
共通端子は直接アース電位に接続されている。

第１の回路分離用スイツチングトランジスタ群２６のＮ
ＰＮトランジスタＴ。

Ｏ−ＴＯ３のコレクタは第１のコード信号出力端子群Ｔ
。Ｏ−ＴＯ３に接続されており、同様に第２の回路分離
用スイツチングトランジスタ群２７のＮＰＮトランジス
タＴｌＯ〜Ｔｌ３のコレクタは第２のコード信号出力端
子群ＴｌＯ−Ｔｌ３に接続され、第３の回路分離用スイ
ツチングトランジスタ群２８のＮＰＮトランジスタＴ２
Ｏ−Ｔ２３のコレクタは第３のコード信号出力端子群Ｔ
２Ｏ−Ｔ２３に接続される。そして、コード信号出力端
子Ｔ。

Ｏ，ｔｌＯ，ｔ２Ｏが出力ビツト線１３に、コード信号
出力端子Ｔ。ｌ，ｔｌ，，ｔ２ｌが出力ビツト線１４に
、コード信号出力端子Ｔ。２．，ｔｌ２，ｔ２２が出力
ビツト線１５に、コード信号出力端子Ｔ。

３，ｔｌ３，ｔ２３が出力ビツト線１６に各々共通に接
続されるもので、出力ビット線１３，１４，１５，１６
は信号出力端子２２，２３，２４，２５に接続される。

また、出力ビツト線１３，１４，１５，１６と電源の正
極端子２１間には、各々プルアツプ抵抗１７，１８，１
９，２０が接続されている。

なお、各回路分離用スイツチングトランジスタ群と各４
ビツト情報設定手段とにより各コード信号設定回路が構
成されるもので、この各コード信号設定回路の出力端子
が上記コード信号出力端子ＴＯＯゝＴＯ３２ｔｌＯ〜Ｔ
ｌ３ｙｔ２Ｏ〜Ｔ２３であるＯ次に、このように構成さ
れた回路の動作を説明する。まず、第１の４ビツト情報
設定手段７にはスィッチＳ。Ｏ−ＳＯ３の各々をオンも
しくはオフ設定することにより４ビツト２進コード情報
が設定され、同様に第２の４ビツト情報設定手段８には
スイツチＳｌＯ−Ｓｌ３の各々を任意にオンもしくはオ
フ設定することにより４ビツト２進コード情報が設定さ
れ、第３の４ビツト情報設定手段９にはスイツチＳ２Ｏ
−Ｓ２３の各々を任意にオンもしくはオフ設定すること
により４ビツト情報が設定されている。そして、まず第
１のスキヤンタイミング信号入力端子１に“Ｈ゛レベル
電圧が供給され、第２および第３のスキャンタイミング
信号入力端子２，３に゛Ｌ゛レベル電圧が供給されると
、トランジスタＴｌＯ−Ｔ，３およびトランジスタＴ２
Ｏ〜Ｔ２３がすべてオフする一方、たとえばスイツチＳ
。

Ｏがオン、スイツチＳ。ｌがオフ、スイツチＳ。２がオ
ン、スイツチＳ。

３がオフというように設定されていれば、トランジスタ
Ｔ。

Ｏ，ＴＯ２がオンして信号出力端子２２，２４が゛Ｌ”
レベル電圧となると同時に、トランジスタＴ。ｌ，ＴＯ
３がオフして信号出力端子２３，２５が゛Ｈ゛レベル電
圧になるので、第１の４ビツト情報設定手段７に設定さ
れたオン・オフコードに対応する２進コードが信号出力
端子２２〜２５に得られる。次に、第２のスキヤンタイ
ミング信号入力端子２だけに選択的に”Ｈ゛レベル電圧
が供給されると、同様にして第２の４ビツト情報設定手
段８に設定されたオン・オフコードに対応する２進コー
ドが信号出力端子２２〜２５に得られる。

さらに、第３のスキャンタイミング信号入力端子３だけ
に選択的に゛Ｈ゛レベル電圧が供給されると、同様にし
て第３の４ビツト情報設定手段９に設定されたオン・オ
フコードに対応する２進コードが信号出力端子２２〜２
５に得られる。

このよ′うに、゛３系統の４ビツト設定情報をタイムシ
エアリングで順次伝達することができる。

しかして、上記のような回路では、信号出力端子２２〜
２５に得られる゛Ｌ”レベル電圧はＮＰＮトランジスタ
のコレクタ・エミツタ間電圧分だけであつて、通常０．
３Ｖ程度以下になるので、たとえ電源電圧が０．２Ｖで
あつても、充分に゛Ｌ゛レベル電圧として識別できる利
点がある。また、情報設定手段の共通端子は直接アース
に接続すればよく、たとえばカメラにおいてはボデイに
接続すればよい。

このため、情報設定手段の作り方が容易になるばかりで
なく、共通端子からの配線が不要となる利点がある。な
お、上記実施例においては、４ビツトの設定情報が３系
統ある場合の例を示しているが、情報のビツト数や系統
数を何ら限定するものではない。

また、複数のコード信号設定回路のうち、一部の設定回
路のコード信号出力端子数つまりビツト数をビツト線数
より少なくすることもできる。以上詳述したように、こ
の発明のコード信号順次伝達回路は、コレクタが複数の
コード信号出力端子の各々に個別に結合され、ベースが
スキャンタイミング信号入力端子にベース電流匍以抵抗
を介して共通接続された複数の回路分離用スイツチング
トランジスタと、・この複数のスイツチングトランジス
タの各エミツタと電源の他方の電極間に結合されたコー
ド信号設定手段とによりコード信号設定回路が構成され
るもので、したがつてコード信号設定手段の構成方法を
容易にし、情報設定手段からの配線数を減少せしめると
ともに、充分低い゛Ｌ゛レベル電圧を得ることができる
。そして、この発明の回路はたとえばＣＰＵ方式におけ
るカメラシステムなどに利用することができるものであ
る。

【図面の簡単な説明】

第１図は従来のコード信号順次伝達回路を示す回路図、
第２図はこの発明によるコード信号順次伝達回路の実施
例を示す回路図である。１，２，３・・・・・・第１、第２、第３のスキヤンタ
イミング信号入力端子、７，８，９・・・・・・第１、
第２、第３の４ビツト情報設定手段（コード信号設定手
段））ＳＯＯ″ＳＯ３２ＳｌＯゝＳｌ３ｙＳ２ＯゝＳ２
３・・・・・・スイツチ、１３，１４，１５，１６・・
・・・・出力ビツト線、１７，１８，１９，２０・・・
・・・プルアツプ抵抗、２１・・・・・・電源の正極端
子、２２，２３，２４，２５・・・・・・信号出力端子
、２６，２７，２８・・・・・・第１、第２、第３の回
路分離用スイツチングトランジスタ群、ＴＯＯ〜ＴＯ３
ラＴｌＯ〜Ｔｌ３ラＴ２Ｏ〜Ｔ２３・・・・・・ＮＰＮ
トランジスタ、２９，３０，３１・・・・・・ベース電
流制限抵抗、ＴＯＯ−ＴＯ３，ｔｌＯ〜Ｔｌ３，ｔ２Ｏ
−Ｔ２３・・・・・・コード信号出力端子群。

Claims

【特許請求の範囲】

１複数の信号出力端子に個別に接続された複数のビッ
ト線と、このビット線の各々と一方の電源電位間に接続
された複数のプルアップ抵抗と、一方の端子が他方の電
源電位に共通接続されたコード設定用の複数のスイッチ
を含むコード信号設定手段と、スキャンタイミング信号
により前記コード信号設定手段により設定されたコード
出力信号を前記ビット線に伝達する複数の回路分離用ス
イッチングトランジスタからなり、このスイッチングト
ランジスタが、前記ビット線に接続されたコレクタ、前
記コード信号設定手段の出力部に接続されたエミッタ、
電流制限抵抗を介してスキャンタイミング信号が印加さ
れるベースを含むことを特徴とするコード信号順次伝達
回路。