JPS58182921A - リセツト回路 - Google Patents
リセツト回路Info
- Publication number
- JPS58182921A JPS58182921A JP57066609A JP6660982A JPS58182921A JP S58182921 A JPS58182921 A JP S58182921A JP 57066609 A JP57066609 A JP 57066609A JP 6660982 A JP6660982 A JP 6660982A JP S58182921 A JPS58182921 A JP S58182921A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistances
- transistor
- resistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches
Landscapes
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、リニア回路とロジ，り回路とが混在したＩ
”Ｌ回路における低電圧時のリセット回路に関する。
”Ｌ回路における低電圧時のリセット回路に関する。
従来、半導体集積回路において、電源の投入時の初期状
態を設定するためのリセット回路は、第１図に示すよう
に構成されている。すなわち、電源ｖｃｃと接地点間に
直列接続された抵抗Ｒ１＋Ｒ，の接続黒人の電位Ｖム
が基準電圧としてコン・譬レータ回路１１の一方の入力
端に供給されるとともに、電源Ｖｅｃと接地点間に直列
接続された抵抗Ｒ．ｌコンデンサＣの接続点Ｂの電位ｖ
１ が比較電圧としてコン・母レータ回路１１の他方
の入力端に供給される。そして、上記各接続点Ａ，Ｂの
電位Ｖム＋ ＶＢの立ち上がりの差によりコンノ々レー
タ回路１１からリセット信号ｐｓを得る。
態を設定するためのリセット回路は、第１図に示すよう
に構成されている。すなわち、電源ｖｃｃと接地点間に
直列接続された抵抗Ｒ１＋Ｒ，の接続黒人の電位Ｖム
が基準電圧としてコン・譬レータ回路１１の一方の入力
端に供給されるとともに、電源Ｖｅｃと接地点間に直列
接続された抵抗Ｒ．ｌコンデンサＣの接続点Ｂの電位ｖ
１ が比較電圧としてコン・母レータ回路１１の他方
の入力端に供給される。そして、上記各接続点Ａ，Ｂの
電位Ｖム＋ ＶＢの立ち上がりの差によりコンノ々レー
タ回路１１からリセット信号ｐｓを得る。
上記のような構成において第２図のタイ２ングチヤート
を用いて動作を説明する。電源が投入されると接続点Ａ
の電位Ｖム は所定のレベルまで急＾餐に立ち上がるが
、接続点Ｂの電位ｖ１１はＣＲの時定数によりて決まる
所定の遅れ時間で緩やかに立ち上がる。そして、電位Ｍ
ｌ がコンノヤレータ回路１１のスレシ、ルドレペル
（例えば１，４Ｖｃｃ）を越えるとその出力Ｒ８が反転
する。この回路においては、出力Ｒ８の１０″レベルを
リセット信号とする。
を用いて動作を説明する。電源が投入されると接続点Ａ
の電位Ｖム は所定のレベルまで急＾餐に立ち上がるが
、接続点Ｂの電位ｖ１１はＣＲの時定数によりて決まる
所定の遅れ時間で緩やかに立ち上がる。そして、電位Ｍ
ｌ がコンノヤレータ回路１１のスレシ、ルドレペル
（例えば１，４Ｖｃｃ）を越えるとその出力Ｒ８が反転
する。この回路においては、出力Ｒ８の１０″レベルを
リセット信号とする。
しかし、上記のような構成のリセット回路では、回路を
動作させるためには５Ｖ程度の電圧が必要であり、０．
７Ｖ程度の電圧で動作を始めるＩ″Ｌ５回路使用できな
いため、低電圧においてリセット動作が可能な回路が望
まれている。
動作させるためには５Ｖ程度の電圧が必要であり、０．
７Ｖ程度の電圧で動作を始めるＩ″Ｌ５回路使用できな
いため、低電圧においてリセット動作が可能な回路が望
まれている。
この発明は上記のような事情を鑑みてなされたもので、
その目的とするところは、リニア回路とロジック回路と
が混在するＩ”Ｌ回路において、低電圧で動作が可能な
リセット回路を提供することである。
その目的とするところは、リニア回路とロジック回路と
が混在するＩ”Ｌ回路において、低電圧で動作が可能な
リセット回路を提供することである。
すなわち、この発明においては、電源と接地点との間に
第１．第２の抵抗を直列接続するとともに、この第１．
第２の抵抗と並列に第３゜第４の抵抗を直列接続した直
列回路を設け、上記第３．第４の抵抗の接続点と接地点
間に第１のトランジスタを設けて上記第１．第２の抵抗
の接続点の電位で導通制御する。さらに、出力端子と接
地点間に第２のトランジスタを設け、上記第３．第４の
抵抗の接続点の電位で導通制御するように構成したもの
である。
第１．第２の抵抗を直列接続するとともに、この第１．
第２の抵抗と並列に第３゜第４の抵抗を直列接続した直
列回路を設け、上記第３．第４の抵抗の接続点と接地点
間に第１のトランジスタを設けて上記第１．第２の抵抗
の接続点の電位で導通制御する。さらに、出力端子と接
地点間に第２のトランジスタを設け、上記第３．第４の
抵抗の接続点の電位で導通制御するように構成したもの
である。
以下、この発明の一実施例について図面を参照して説明
する。第３図はその構成を示すもので、電源Ｖｃｃと接
地点ＧＮＤ間に第１．第２の抵抗Ｒ４１Ｒ，を直列接続
するとともに、この抵抗Ｒ４，Ｒ，と並列に第３．第４
の抵抗Ｒ６゜Ｒ７を直夕１１接続する。そして、上記抵
抗Ｒ，ＩＲｌの接帆点と接地点ＧＮＤ間に第１のトラン
ジスタＱ１を接続してそのベースを抵抗Ｒ４。
する。第３図はその構成を示すもので、電源Ｖｃｃと接
地点ＧＮＤ間に第１．第２の抵抗Ｒ４１Ｒ，を直列接続
するとともに、この抵抗Ｒ４，Ｒ，と並列に第３．第４
の抵抗Ｒ６゜Ｒ７を直夕１１接続する。そして、上記抵
抗Ｒ，ＩＲｌの接帆点と接地点ＧＮＤ間に第１のトラン
ジスタＱ１を接続してそのベースを抵抗Ｒ４。
Ｒ，の接続点に接続し、出力端子ＯＵＴと接地点ＧＮＤ
間に第２のトランジスタＱｓを接続してそのベースを抵
抗Ｒ，ｌＲ，の接続点に接続して成る。
間に第２のトランジスタＱｓを接続してそのベースを抵
抗Ｒ，ｌＲ，の接続点に接続して成る。
ょ配のような構成において第４図の特性図を用いて動作
を説明する。上記抵抗Ｒ４〜Ｒγの抵抗比を と設定することにより、この回路は下式（２） 、 （
３）の電圧Ｖ、、Ｖ、で出力ｖｏｕｔが反転する。
を説明する。上記抵抗Ｒ４〜Ｒγの抵抗比を と設定することにより、この回路は下式（２） 、 （
３）の電圧Ｖ、、Ｖ、で出力ｖｏｕｔが反転する。
上式（２） 、 （３）において、反転電圧Ｖ、、Ｖ、
はｒＶｘ＜ＶｍＪの関係にあり、Ｍｌ菖はトランジスタ
のベース・エミッタ間電圧である。すなわち、「Ｖｃｃ
＜Ｖｔ ＪＯ時はトランジスタＱｌ−（ｈが共にオフ
状態であるので、出力信号ｖＯυ丁 は”Ｈ″レベルｒ
Ｍｌ ＜ Ｖｃｅ ＜Ｖｌ Ｊの時はトランジスタＱ
１がオフ状態、トランジスタＱ、はオン状態であるので
出力信号ｖｏυｉｔｉ“Ｌ°レベル、ｒ Ｖｌ （Ｖｃ
ｅ Ｊの時はトランジスタＱ１がオン状態、トランジス
タＱｍがオフ状態であるので出力信号ＶＯＵ？は“Ｈ″
レベルなる。従りて、トランジスタＱ、は電圧ＶｌとＶ
ｌとの間の低電圧時にのみオン状態となり、リセット信
号（”Ｌ″レベルを出力する。例えば、ｒ Ｒ４＝＝６
０ ＫΩ」。
はｒＶｘ＜ＶｍＪの関係にあり、Ｍｌ菖はトランジスタ
のベース・エミッタ間電圧である。すなわち、「Ｖｃｃ
＜Ｖｔ ＪＯ時はトランジスタＱｌ−（ｈが共にオフ
状態であるので、出力信号ｖＯυ丁 は”Ｈ″レベルｒ
Ｍｌ ＜ Ｖｃｅ ＜Ｖｌ Ｊの時はトランジスタＱ
１がオフ状態、トランジスタＱ、はオン状態であるので
出力信号ｖｏυｉｔｉ“Ｌ°レベル、ｒ Ｖｌ （Ｖｃ
ｅ Ｊの時はトランジスタＱ１がオン状態、トランジス
タＱｍがオフ状態であるので出力信号ＶＯＵ？は“Ｈ″
レベルなる。従りて、トランジスタＱ、は電圧ＶｌとＶ
ｌとの間の低電圧時にのみオン状態となり、リセット信
号（”Ｌ″レベルを出力する。例えば、ｒ Ｒ４＝＝６
０ ＫΩ」。
［Ｒ曝 ＝２０にΩ Ｊ 、ｒＲ＠ ＝３０にΩ」
、「 胞 ＝ω」に設定すると、反転電圧Ｖ１ 、Ｖ
、はそれぞれ０．７Ｖ、２．８Ｖとなる。すなわち、ト
ランジスタＱｓは０．７ Ｖ〜２．８ｖの間でオン状態
となシリセット信号を出力するので、リニア回路とロジ
ック回路とが混在したＩ”Ｌ回路においてもリセット動
作が可能である。
、「 胞 ＝ω」に設定すると、反転電圧Ｖ１ 、Ｖ
、はそれぞれ０．７Ｖ、２．８Ｖとなる。すなわち、ト
ランジスタＱｓは０．７ Ｖ〜２．８ｖの間でオン状態
となシリセット信号を出力するので、リニア回路とロジ
ック回路とが混在したＩ”Ｌ回路においてもリセット動
作が可能である。
第５図は、上記第３図のリセット回路をパーグラフＬＥ
Ｄ駆動回路に適用したものである。図において、１２は
この発明によるリセット回路で、トランジスタＱ１１
＊ Ｑｕ および抵抗Ｒ１１は定電圧回路を構成して
おり、トランジスタ（ｈｘ〜Ｑｓｔおよび抵抗Ｒ５１−
Ｒ＊ｓ から成る定電流源を制御する。また、トラン
ジスタＱ４１〜Ｑ４４は、ディジタル人力Ｖｉａｌ〜Ｖ
ｉｎ４が供給されて発光ダイオードＬＥＤ、〜ＬＥＤ、
の発光制御を行なうスイッチング回路で、このスイッチ
ング回路にはトランジスタＱｓ１＊抵抗Ｒ１１〜ＲＳ４
から成るノ々イアス回路を介して電流が供給される。上
記バイアス回路は、出力トランジスタＱｉｔ〜Ｑ１１４
をバイアス回路タめの回路で、その電流でトランジスタ
Ｑｓｔ〜ＱＩ４が導通制御されて、ディジタル入力に対
応した発光ダイオードＬＥＤ １〜ＬＥＤ 、が点灯す
る。そして、上記発光ダイオードＬＥＤＩ ＝ ＬＥＤ
４ には電源電圧Ｖｍ（１６Ｖ）が供給されるように
して成る。
Ｄ駆動回路に適用したものである。図において、１２は
この発明によるリセット回路で、トランジスタＱ１１
＊ Ｑｕ および抵抗Ｒ１１は定電圧回路を構成して
おり、トランジスタ（ｈｘ〜Ｑｓｔおよび抵抗Ｒ５１−
Ｒ＊ｓ から成る定電流源を制御する。また、トラン
ジスタＱ４１〜Ｑ４４は、ディジタル人力Ｖｉａｌ〜Ｖ
ｉｎ４が供給されて発光ダイオードＬＥＤ、〜ＬＥＤ、
の発光制御を行なうスイッチング回路で、このスイッチ
ング回路にはトランジスタＱｓ１＊抵抗Ｒ１１〜ＲＳ４
から成るノ々イアス回路を介して電流が供給される。上
記バイアス回路は、出力トランジスタＱｉｔ〜Ｑ１１４
をバイアス回路タめの回路で、その電流でトランジスタ
Ｑｓｔ〜ＱＩ４が導通制御されて、ディジタル入力に対
応した発光ダイオードＬＥＤ １〜ＬＥＤ 、が点灯す
る。そして、上記発光ダイオードＬＥＤＩ ＝ ＬＥＤ
４ には電源電圧Ｖｍ（１６Ｖ）が供給されるように
して成る。
上記のような構成において動作を説明する。
まず、電源電圧Ｖｃｅが５■の通常動作状態では、リセ
ット回路１２の出力（トランジスタＱ、のコレクタ電位
）は、トランジスタＱ、がオン状態、Ｑｍがオフ状態で
あるので”Ｈ”レベルである。従って、トランジスタＱ
ｓｓのコレクタ電位は、２ｖｍｉ＋（〜１．４Ｖ）とな
る、この時、トランジスタ（ｈｓのエミ、り電圧は約０
．７ Ｖであり、このトランジスタＱｍｔのエミ、り電
流１１は１、５ ｍｋ である。従って、トランジスタ
（ｈｓのコレクタにも同じ値の電流Ｉ、（Ｉ、＝ｚＩ、
：１、５ ｍＡ ）が流れ、この電流Ｉ３がカレン）（
ラー回路を構成するトランジスタＱｎ ＋ Ｑｍａの入
力電流となる。トランジスタＱｕ ＊ Ｑｍ４の電流
伝達比を「Ｉ」とすれば、ｒ １３ ＝ １１ ＝１．
５ｍＡ ｊとなる。トランジスタＱｓｉとＱｍ１のエミ
ツタ面積比をｒｌ：１０Ｊとすれば、トランジスタＱｓ
ｔのコレクタを流工４は１５鮎 となる。そして、デ（
レベル信号Ｖｉｎｌ−Ｖｉｎ４が供給されると、トラン
ジスタＱ４１− Ｑ４４が導通制御され、出力トランジ
スタＱｓｓ −Ｑｍ４がトランジスタＱｓｔおよび抵抗
ａＳＳ〜Ｒ１４を介して供給される電流で導通制御され
る。ここで、トランジスタＱ３１のペース電圧Ｖｌｌは
２．８ｖに設定する。
ット回路１２の出力（トランジスタＱ、のコレクタ電位
）は、トランジスタＱ、がオン状態、Ｑｍがオフ状態で
あるので”Ｈ”レベルである。従って、トランジスタＱ
ｓｓのコレクタ電位は、２ｖｍｉ＋（〜１．４Ｖ）とな
る、この時、トランジスタ（ｈｓのエミ、り電圧は約０
．７ Ｖであり、このトランジスタＱｍｔのエミ、り電
流１１は１、５ ｍｋ である。従って、トランジスタ
（ｈｓのコレクタにも同じ値の電流Ｉ、（Ｉ、＝ｚＩ、
：１、５ ｍＡ ）が流れ、この電流Ｉ３がカレン）（
ラー回路を構成するトランジスタＱｎ ＋ Ｑｍａの入
力電流となる。トランジスタＱｕ ＊ Ｑｍ４の電流
伝達比を「Ｉ」とすれば、ｒ １３ ＝ １１ ＝１．
５ｍＡ ｊとなる。トランジスタＱｓｉとＱｍ１のエミ
ツタ面積比をｒｌ：１０Ｊとすれば、トランジスタＱｓ
ｔのコレクタを流工４は１５鮎 となる。そして、デ（
レベル信号Ｖｉｎｌ−Ｖｉｎ４が供給されると、トラン
ジスタＱ４１− Ｑ４４が導通制御され、出力トランジ
スタＱｓｓ −Ｑｍ４がトランジスタＱｓｔおよび抵抗
ａＳＳ〜Ｒ１４を介して供給される電流で導通制御され
る。ここで、トランジスタＱ３１のペース電圧Ｖｌｌは
２．８ｖに設定する。
上記第５図の回路におけるディジタル信号Ｖｉｎｌ 〜
Ｖ１ｎ４と発光ダイオードＬＥＤ、 〜ＩＪＤ、の点灯
状態との関係を第６図に示す。図において、ＬＥＤｌ−
ＬＥＤ４の＠Ｈ”は発光ダイオードの点灯状態を示し、
ＩＩＬＩＩは非点灯状態を示す。例えば、ディジタル信
号Ｖｉｍｌが′″Ｌ’Ｌ’レベルｎｅ 〜Ｖｌｎ４が＠
Ｈ”レベルの時、トランジスタＱ４１がオフ状態、Ｑ４
３〜Ｑ４４がオフ状態となり、出力トランジスタＱｌｌ
がオン状態、Ｑ、３〜ＱＩ４がオフ状態となる。従って
、ｒｘ、、＝ｔ、＝ｔｓ献」の電流がＬＥＤ ｌ を
流れてこのＬＥＤｌ が点灯する。次に、ディジタル
信号Ｖ ｌ ｎ ２が”Ｌ″レベルＶｉｎｌ。
Ｖ１ｎ４と発光ダイオードＬＥＤ、 〜ＩＪＤ、の点灯
状態との関係を第６図に示す。図において、ＬＥＤｌ−
ＬＥＤ４の＠Ｈ”は発光ダイオードの点灯状態を示し、
ＩＩＬＩＩは非点灯状態を示す。例えば、ディジタル信
号Ｖｉｍｌが′″Ｌ’Ｌ’レベルｎｅ 〜Ｖｌｎ４が＠
Ｈ”レベルの時、トランジスタＱ４１がオフ状態、Ｑ４
３〜Ｑ４４がオフ状態となり、出力トランジスタＱｌｌ
がオン状態、Ｑ、３〜ＱＩ４がオフ状態となる。従って
、ｒｘ、、＝ｔ、＝ｔｓ献」の電流がＬＥＤ ｌ を
流れてこのＬＥＤｌ が点灯する。次に、ディジタル
信号Ｖ ｌ ｎ ２が”Ｌ″レベルＶｉｎｌ。
Ｖｉｎ３ ＊ Ｖｉｎ４が゛Ｈ−レペｈｌｌＣなると、
ｒｌ、、＝ｘ。
ｒｌ、、＝ｘ。
＝ １５ ｍＡ Ｊの電流がＬＥＤＩ −ＬＥＤ＊を流
れてこの発光ダイオードを点灯させる。上述したように
１ディジタル儒号に対応した発光ダイオードＬＥＤが順
次点灯してパーグラフ表示を行なう。
れてこの発光ダイオードを点灯させる。上述したように
１ディジタル儒号に対応した発光ダイオードＬＥＤが順
次点灯してパーグラフ表示を行なう。
ところで、電源電圧Ｖａｔが５ｖであるのに対し、との
ＬＥＤ駆動回路は２．８ Ｖ以上の電圧なら動作が可能
である。従って、ディジタル信号Ｖｉｎｌ〜Ｖｉｎ４が
ｒ Ｖｃｅ ＝ ２．８ Ｖ Ｊ 以上の電圧で正常に
入力されればディジタル信号に対応した発光ダイオード
が点灯する。しかし、ディジタル信号Ｖｉｎ４〜Ｖ ｉ
ｎ ４を与えるロジ、り回路は、２、８ Ｖ程度の低
い電圧では娯動作をするため、例えば電源Ｖｃｃの投入
直後等においては誤ったディジタル信号を出力し、発光
ダイオードの点灯を望まないにもかかわらず点灯させる
。このような娯動作の防止をリセット回路１２が行なう
。すなわち、電源電圧Ｖｃｃが０．７ Ｖ〜２．８ｖの
低電圧時には、リセット回路のトランジスタＱ１がオフ
状態、トランジスタＱｌがオン状態となるので、トラン
ジスタＱ３１のベース２＞Ｅ Ｗ 地されてこのトラン
ジスタＱｌｌがオフ状態となる。
ＬＥＤ駆動回路は２．８ Ｖ以上の電圧なら動作が可能
である。従って、ディジタル信号Ｖｉｎｌ〜Ｖｉｎ４が
ｒ Ｖｃｅ ＝ ２．８ Ｖ Ｊ 以上の電圧で正常に
入力されればディジタル信号に対応した発光ダイオード
が点灯する。しかし、ディジタル信号Ｖｉｎ４〜Ｖ ｉ
ｎ ４を与えるロジ、り回路は、２、８ Ｖ程度の低
い電圧では娯動作をするため、例えば電源Ｖｃｃの投入
直後等においては誤ったディジタル信号を出力し、発光
ダイオードの点灯を望まないにもかかわらず点灯させる
。このような娯動作の防止をリセット回路１２が行なう
。すなわち、電源電圧Ｖｃｃが０．７ Ｖ〜２．８ｖの
低電圧時には、リセット回路のトランジスタＱ１がオフ
状態、トランジスタＱｌがオン状態となるので、トラン
ジスタＱ３１のベース２＞Ｅ Ｗ 地されてこのトラン
ジスタＱｌｌがオフ状態となる。
従って、各点を流れる電流は［１１＝Ｉｓ＝Ｉ３−Ｉ４
＝ＯＪ となり、回路動作を停止するので、低電圧時
に誤ったディジタル信号の入力によって発光ダイオード
が点灯することはない。
＝ＯＪ となり、回路動作を停止するので、低電圧時
に誤ったディジタル信号の入力によって発光ダイオード
が点灯することはない。
以上説明したようにこの説明によれば、リニア回路とロ
ジ、り回路とが混在するＩ” Ｌ回路において、低電圧
で動作が可能なリセット回路が得られる。
ジ、り回路とが混在するＩ” Ｌ回路において、低電圧
で動作が可能なリセット回路が得られる。
第１図は従来のリセット回路を示す図、第２図は上記第
１図の回路の動作を説明するためのタイミングチャート
、第３図はこの発明の一実施例に係るリセット回路を示
す図、第４図は上記第３図の回路における電源電圧と出
力電圧との関係を示す特性図、第５図はこの発明による
リセット回路をＬＥＤ駆動回路に適用した例を示す回路
図、第６図は上記第５図の回路における入力信号と発光
ダイオードの点灯状態との関係を示す図である。 Ｒ４−Ｒ７・・・抵抗、Ｑｌ ｅＱ鵞・・・トランジス
タ、０υｉ・・・出力端子、■ｃｃ・・・電源、ＧＮＤ
・・・接地点。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
１図の回路の動作を説明するためのタイミングチャート
、第３図はこの発明の一実施例に係るリセット回路を示
す図、第４図は上記第３図の回路における電源電圧と出
力電圧との関係を示す特性図、第５図はこの発明による
リセット回路をＬＥＤ駆動回路に適用した例を示す回路
図、第６図は上記第５図の回路における入力信号と発光
ダイオードの点灯状態との関係を示す図である。 Ｒ４−Ｒ７・・・抵抗、Ｑｌ ｅＱ鵞・・・トランジス
タ、０υｉ・・・出力端子、■ｃｃ・・・電源、ＧＮＤ
・・・接地点。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 電源と接地点間に直列接続される第１．第２の抵抗と、
上記第１．第２の抵抗に並列接続される第３．第４の抵
抗の直列回路と、上記第３゜第４の抵抗の接続点と接地
点間に接続され上記第１．第２の抵抗の接続点の電位で
導通側−される第１のトランジスタと、出力端子と接地
点間に接続され上記第３．第４の抵抗の接続点の電位で
導通制御される第２のトランジスタとを具備し、上記第
１．第２の抵抗の抵抗比を上記第３．第４の抵抗の抵抗
比よシ大きくなるようにしたことを特徴とするリセット
回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066609A JPS58182921A (ja) | 1982-04-21 | 1982-04-21 | リセツト回路 |
| DE8383103533T DE3377185D1 (en) | 1982-04-21 | 1983-04-12 | Transistor circuit |
| EP83103533A EP0092145B1 (en) | 1982-04-21 | 1983-04-12 | Transistor circuit |
| US06/937,429 US4754166A (en) | 1982-04-21 | 1986-12-03 | Reset circuit for integrated injection logic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066609A JPS58182921A (ja) | 1982-04-21 | 1982-04-21 | リセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182921A true JPS58182921A (ja) | 1983-10-26 |
| JPH0373177B2 JPH0373177B2 (ja) | 1991-11-21 |
Family
ID=13320809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57066609A Granted JPS58182921A (ja) | 1982-04-21 | 1982-04-21 | リセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195667A (ja) * | 2011-03-15 | 2012-10-11 | Ricoh Co Ltd | パワーオンリセット回路 |
-
1982
- 1982-04-21 JP JP57066609A patent/JPS58182921A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195667A (ja) * | 2011-03-15 | 2012-10-11 | Ricoh Co Ltd | パワーオンリセット回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373177B2 (ja) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005362B1 (ko) | 표시구동장치 | |
| US4918450A (en) | Analog/digital converter circuit | |
| US4575647A (en) | Reference-regulated compensated current switch emitter-follower circuit | |
| EP0432577A1 (en) | ECL circuit | |
| JPS6229216A (ja) | シユミツト回路 | |
| US4754166A (en) | Reset circuit for integrated injection logic | |
| JPS58182921A (ja) | リセツト回路 | |
| US3979663A (en) | Constant current source | |
| KR100564138B1 (ko) | 듀얼전압 전원공급장치 | |
| JPS586011Y2 (ja) | 直流安定化電源回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| JPH0521124Y2 (ja) | ||
| JP2761807B2 (ja) | 信号処理装置 | |
| JPS6328130A (ja) | ３値論理回路 | |
| JPH026640Y2 (ja) | ||
| KR890004972Y1 (ko) | 콘트라스트 조절회로 | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| JPS6121757Y2 (ja) | ||
| JPS63246022A (ja) | 半導体集積回路装置 | |
| JPS62151888A (ja) | Ｃｒｔデイスプレイにおける信号重畳装置 | |
| JPS61156198A (ja) | 表示用発光素子制御装置 | |
| JPH0368212A (ja) | ドライブ回路 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JPH0126074B2 (ja) |