JPS5947826A - Multichannel digital filter - Google Patents

Multichannel digital filter

Info

Publication number
JPS5947826A
JPS5947826A JP15852882A JP15852882A JPS5947826A JP S5947826 A JPS5947826 A JP S5947826A JP 15852882 A JP15852882 A JP 15852882A JP 15852882 A JP15852882 A JP 15852882A JP S5947826 A JPS5947826 A JP S5947826A
Authority
JP
Japan
Prior art keywords
filter
section
delay
digital filter
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15852882A
Other languages
Japanese (ja)
Inventor
Kiyohiko Tatebayashi
立林 清彦
Daisaku Yamane
山根 大作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Nihon Musen KK
Original Assignee
Japan Radio Co Ltd
Nihon Musen KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd, Nihon Musen KK filed Critical Japan Radio Co Ltd
Priority to JP15852882A priority Critical patent/JPS5947826A/en
Publication of JPS5947826A publication Critical patent/JPS5947826A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To make delay characteristics between channels uniform, by providing a delay circuit to each digital filter channel, in a multichannel digital filter having plural filter channels of different pass frequency bands. CONSTITUTION:Data A/D-converted at a sampling frequency is inputted to a filter arithmetic section 9 from an input terminal 1. The arithmetic of a polynomial expressing the attenuation and phase frequency characteristics of the filter in terms of the Z transformation of the transfer function is performed at the arithmetic section 9. A control parameter is inputted to a control section 10 from an input terminal 2. A control section 10 transfers a control signal relating to a filter coefficient and the degree to the operating section 9 and a control signal relating to the delay amount to a delay section 11. Further, the operating timing of the arithmetic section 9 and the delay section 11 is controlled.

Description

【発明の詳細な説明】 本発明は、通信および音声信号処理等の分野で広く用い
られるディジタルフィルタに係り、特にそれぞれの通過
周波数帯域が異なる初数のフィルタチャネルを有する多
ナヤネルテイジタルフィルタに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital filter widely used in fields such as communications and audio signal processing, and more particularly to a multi-nayer digital filter having an initial number of filter channels each having a different pass frequency band.

通信分野においては、従来初数フィルタチャネルの各周
波数帯域を用いて情+14を送り、・ンイ、1側では周
波数分割し2てそれぞれの周波数帯域てデータ入力端1
〜で情報を得ている。また、音声信シシ処」111号野
でdl、受イハした音声信号を周波数分割してそれぞれ
の周波数帯域で符号化する処理か広く行ゴ)凡ている。
In the communication field, conventionally, each frequency band of the initial filter channel is used to send information.
I am getting information from. In addition, in field 111 of the audio signal processing section, the received audio signal is frequency-divided and encoded in each frequency band.

こ・7)とき各周波数帯域でイ!t+っれ/こ11′1
報を集めて総合データとして解読し/(リネ″1号化す
るとき、もし周波数帯域間に同期ずれがあると1’II
(読誤り又d:符号化誤りを発生させてしまう。そのよ
うな目明ずれの原因としてにJ−次の2つが考えられる
7) At each frequency band! t+re/ko11'1
When collecting information and decoding it as comprehensive data/(Line'1), if there is a synchronization difference between frequency bands, 1'II
(Reading error or d: causes an encoding error. There are two possible causes of such a reading error:

(1)各周波数帯域のフィルタ特性が相異なることによ
って、各周波数帯域の遅延特性が異なる0 留、2,2:、;、ルタをディジタルフィルタで実現し
た噂1、夕、フィルタの通過周波数帯域を変えるたメK
 、信号の時間離散化のタイミングすなわちサンプリン
グ周期を変える方法を採ると、サンプリング周期時間は
無駄時間をt6えるので、各周波数帯域の遅延特性が異
なる。
(1) The filter characteristics of each frequency band are different, so the delay characteristics of each frequency band are different.Rumor 1: Passing frequency band of the filter is realized using a digital filter. Me to change
If a method is adopted in which the timing of time discretization of the signal, that is, the sampling period is changed, the sampling period time includes dead time t6, so the delay characteristics of each frequency band are different.

通常、複数フィルタチャネルの各周波数帯域の信号抽出
に用いられるフィルタとして1rj、通過周波数帯域、
減衰・位相1’fil″蒼−自由にクジ・[ヒさせだい
」易合が多いのでディジタルフィルタが適しているが、
このとき同1す1す−れのハ;し因と(−で(11■d
己2項目が考慮されねrよな0ない。
Usually, as a filter used for signal extraction of each frequency band of multiple filter channels, 1rj, pass frequency band,
Attenuation/Phase 1'fil'' Blue - There are many cases where it is easy to use the filter freely, so a digital filter is suitable.
At this time, the same 1s 1s -re's c;
My 2 items are not taken into consideration.

−本発明はfqiJ述しだ間:川魚をJリイ消ずイ)も
ぴ)−〇あって、それぞれ通過周波数帯域〕5゛(なる
秒数57)フィルタチャネルを有する多チャネルティ/
タルフィ゛ル、りにおいて、各ディジタルノイルタブー
ヤネJと、迦4こ遅延回路を備えることにより、谷テイ
ジタルフィルタチャネル間・ン゛)遅延1、!性を均一
化した多チャネルディジタルノイルタを4Jj”fJ’
、することを目的とするものである。
- The present invention describes a multi-channel tee/multi-channel system having a pass frequency band of 5゛ (57 seconds) filter channels, each with a passing frequency band of 5゛ (57 seconds).
By providing each digital noise tab circuit and four delay circuits in the digital filter, the delay between the channels of the digital filter can be reduced by 1, ! 4Jj"fJ' is a multi-channel digital inverter with uniform characteristics.
The purpose is to

−1だ本発明の他の目的は、サンプリング族jυ]を制
御t+J能とすることにより、ij4「駄時間を自由に
制御1月能な多チャネルティジタルノイルタを提供する
ことである。
Another object of the present invention is to provide a multi-channel digital filter that can freely control the dead time by controlling the sampling group jυ to the t+J function.

以下図面に示す本発明の一失、IJ111例につき訂1
.11する。
The loss of the present invention shown in the drawings below, correction 1 for IJ111 example
.. 11.

第1図において1.5はティジタルテータ入力端子、2
,6けフィルタパラメータ入力端子、3.7H:第1お
」二び第2ディジタルフィルタチャネル あり、ディジタルフィルタチャネルが2個配置されてい
ることを示す。第1および第2テイジタノ叫イルタチヤ
ネル3および7の回路構成1d全<;l=J,’.Jも
グ〕であって、第2図にその回路構成が示“される。
In Figure 1, 1.5 is the digital data input terminal, 2
, 6-digit filter parameter input terminal, 3.7H: There are first and second digital filter channels, indicating that two digital filter channels are arranged. Circuit configuration of the first and second filter channels 3 and 7 1d<;l=J,'. The circuit configuration is shown in FIG.

第2図において、図示しない外部装置によって設定され
たサンプリング周波数でA/D変換された1データはデ
ータ入力端子1よりフィルタ演′r,!p:部9に人力
される。このフィルタ演算部9では、フィルタの減衰お
よび位相周波数’PJ件を伝達関数のZ変換により表現
さItだ多項式の演算が行われる。丑だ、図;tしない
外部演算装置によって算出されたフィルタ係数,フィル
タ次数遅延htの各データが制御パラメータとしてフィ
ルタパラメータ入力端子2より制御部10に入力される
、制御41部10はフィルタ係数と次数に関する制御’
IA号をフィルタ演算部9に遅延量に関する制御信号を
遅延部11に転送し、さらにフィルタ演算部9,遅延部
11の動作タイミングを開胸1する。遅延部11は、読
みだしアドレスと書きこみアドレスを遅延4;に対応し
/こ数だけずらずことのできるアドレス回路をイ]゛宝
るランダムアクセスメモリ回路であってもよく、−まだ
任意数シフトの可能な7ントレジスタでもよく、、また
タップ付遅延線を月1いることも可能であるノ。
In FIG. 2, one piece of data that has been A/D converted at a sampling frequency set by an external device (not shown) is input to a data input terminal 1 through a filter output 'r,! p: Personnel will be assigned to Department 9. In this filter operation section 9, the attenuation and phase frequency 'PJ of the filter are expressed by Z transformation of the transfer function, and a polynomial is calculated. The data of the filter coefficient and the filter order delay ht calculated by the external arithmetic device are input to the control unit 10 from the filter parameter input terminal 2 as control parameters. Control over order'
The IA signal is transferred to the filter calculation section 9, and a control signal regarding the amount of delay is transferred to the delay section 11, and the operation timings of the filter calculation section 9 and the delay section 11 are further controlled. The delay unit 11 may be a random access memory circuit that can shift the read address and write address by an arbitrary number corresponding to the delay 4; It may be a shiftable 7-nt register, or it may be possible to use a tapped delay line once a month.

次−、に、、遅延量の設定に関する考え方を・レリ小す
ん、今、顛11ディジタルフィルタチャネルのノイルり
演パr音μ9に設定したノイルり周波数持1?lにより
生起する遅延量を500μsX第1ディジタルフィルタ
チャネルのサンプリング族+U+を]、0 0 /1s
とする。また第2ゲイジタルフイルタチヤイ・ルのフィ
ルタ演算部に設定したフィルタ周波数帯域間により生起
する遅延量を600μs、サンプリングJ.’J Jす
]を200μSとする。すると、第1テインタルフイル
タチヤネルの全遅延l汁は600μs,第2テイジタル
フイルタチヤネルの仝イ延:1:’, (’:j: 8
0011 SE’−なる。従って第1テイジタルンイル
タチヤネルの遅延部11の遅延量を200μsと(7、
第2デイジタルフイルタチヤネルの遅延部には遅延量を
もだぜなければ、両フィルタチャネルの全遅延;1;・
は同一となる。さらにディジタルフィルタチャネルを多
数用いる場合も、最大遅延量をもつf′Rジタルフィル
タチャネルの遅延量に合わせてご咎、ディジタルフィル
タチャネルの遅延部の遅延量5ヲツ設定すれば各ディジ
タルフィルタチャネルの遅延量を同一とすることができ
る。
Next, let's talk about how to set the delay amount. Now, let's talk about how to set the delay amount. Now, what is the noise frequency 1 set for the noise r sound μ9 of the 11 digital filter channel? The amount of delay caused by l is 500 μs x the sampling group of the first digital filter channel + U+], 0 0 /1s
shall be. In addition, the amount of delay caused by the filter frequency bands set in the filter calculation section of the second gain filter circuit is set to 600 μs, and the sampling J.I. 'J Jsu] is set to 200 μS. Then, the total delay of the first digital filter channel is 600 μs, and the delay of the second digital filter channel is: 1:', (':j: 8
0011 SE'- becomes. Therefore, the delay amount of the delay unit 11 of the first digital channel is set to 200 μs (7,
Unless the delay part of the second digital filter channel has a delay amount, the total delay of both filter channels is: 1;
are the same. Furthermore, when using a large number of digital filter channels, set the delay amount of the delay section of the digital filter channel to 5 to match the delay amount of the f'R digital filter channel with the maximum delay amount. The amounts can be the same.

以北述べたとおり、本発明によれば、各ディジタルノイ
ルタテヤネルに簡単な遅延回路を設けるだけで、それぞ
れ通過周波数帯域の異なる複数のディジタルフィルタチ
ャネル間の遅延部。
As described above, according to the present invention, delay sections between a plurality of digital filter channels having different pass frequency bands can be created by simply providing a simple delay circuit in each digital filter channel.

性の相違な・容易に解消もしくは低減でき、それによっ
て各ディジタルフィルタチャネルから出力される信号の
データ復調又は符号化処理における同期ずれを解消もし
くは低減することが可能となり、従って正確な解読並び
に符号化が達成され得る。
This makes it possible to easily eliminate or reduce the synchronization difference in the data demodulation or encoding process of the signal output from each digital filter channel, thus ensuring accurate decoding and encoding. can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、および第
2図は第1図に示すディジタルフィルタチャネルの詳細
を示すブロック回路図である。 ■、5・・・ディジタルデータ入力・瑞−r−129,
6・−・フィルタパラメータ入力・端子13゛・fj、
、3.$41ディジタルフィルタチャネル4 ・・・デ
ィジタルデータ出力端子17・・・第2デイジタルフイ
ルタチヤネル8)・ディジタルデータ出力端子2 9・・・フィルタ演算部 10・・・制御部 11・・・遅延部
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a block circuit diagram showing details of the digital filter channel shown in FIG. 1. ■, 5...Digital data input/Rui-r-129,
6.--Filter parameter input/terminal 13゛・fj,
, 3. $41 Digital filter channel 4...Digital data output terminal 17...Second digital filter channel 8)/Digital data output terminal 2 9...Filter calculation section 10...Control section 11...Delay section

Claims (1)

【特許請求の範囲】 (1)ディジタルフィルタの通過帯域が互いに異なる複
数のディジタルフィルタチャネルを有する多、チャネル
ディジタルフィルタにおいて、各ディメジタルフィルタ
チャネルがディジタル信号を入力して所定の多項式演算
を実行するフィルタ演算部と、該フィルタ演算1111
によって算出された′:f\、ジタル信号を所定遅延j
辻だけ遅延させる遅、娘、音Vと、前記演算に用いられ
る多項式の係数データおよび多項式の次数に関する制御
7g号を前記フィルタ演算部に4、まだ前記遅延量に関
する制御信号を前記仔延部に転送し、かつ前記フィルタ
演算1部および遅延部の動・作タイミングを制(i+l
Iする制呻部とを具備し、前記フィルタ演算部および遅
延部でそれぞれ定まるフィルタ特性および遅4L特性を
適宜調整することによって、前記多チャイ・ルディジタ
ルフィルタの各チャネル間の遅延特性の相違をl+l!
i′消す□゛る・ことを特徴とする多チヤネルディジタ
ルフィルタ。 (2、特許請求の範囲第1項において、前DL 、”’
U黴]〔部がランダムアクセスメモリ回路であることを
晶徴とする多チヤネルディジタルフィルタ3、(3)特
許請求の範囲第1項において、前M+−: 、N 44
〔部が、ζ、シiアトレジスタであることを牛′J徴と
する多チヤネルディジタルフィルタ。 (4)特許請求の範囲第1項において、前記iY延部が
タップ付遅延線であることを!41f徴とする多チヤネ
ルディジタルフィルタ。
[Claims] (1) In a multi-channel digital filter having a plurality of digital filter channels with mutually different passbands, each digital filter channel receives a digital signal and executes a predetermined polynomial operation. A filter calculation unit and the filter calculation 1111
′:f\, which is calculated by
A control signal 7g regarding delay, daughter, and sound V to be delayed by the intersection, coefficient data of the polynomial used in the calculation, and the degree of the polynomial is sent to the filter operation section 4, and a control signal regarding the delay amount is sent to the extension section. and control the operation and timing of the first filter calculation section and the delay section (i+l
By appropriately adjusting the filter characteristics and slow 4L characteristics respectively determined by the filter calculation section and the delay section, the difference in delay characteristics between the channels of the multi-channel digital filter can be corrected. l+l!
A multi-channel digital filter characterized by the ability to erase i'. (2. In claim 1, the previous DL, "'
[Mold] [Multi-channel digital filter 3 whose crystal feature is that the section is a random access memory circuit, (3) In claim 1, the front M+-: , N 44
[A multi-channel digital filter whose characteristic is that the section is a ζ, seat register. (4) In claim 1, the iY extension portion is a tapped delay line! A multi-channel digital filter with 41f characteristics.
JP15852882A 1982-09-11 1982-09-11 Multichannel digital filter Pending JPS5947826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15852882A JPS5947826A (en) 1982-09-11 1982-09-11 Multichannel digital filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15852882A JPS5947826A (en) 1982-09-11 1982-09-11 Multichannel digital filter

Publications (1)

Publication Number Publication Date
JPS5947826A true JPS5947826A (en) 1984-03-17

Family

ID=15673699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15852882A Pending JPS5947826A (en) 1982-09-11 1982-09-11 Multichannel digital filter

Country Status (1)

Country Link
JP (1) JPS5947826A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377418B1 (en) 1997-09-26 2002-04-23 International Business Machines Corporation Digital filter, servo control unit, and disk drive

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377418B1 (en) 1997-09-26 2002-04-23 International Business Machines Corporation Digital filter, servo control unit, and disk drive

Similar Documents

Publication Publication Date Title
JP2004248279A (en) Method and apparatus for pre-processing input signal from interface of different type, or output signal to interface of different type by central arithmetic processing of common format
EP0894362B1 (en) Filter switching method
JPS5947826A (en) Multichannel digital filter
JPH0441646Y2 (en)
KR19980052401A (en) Address generator
JPH05160809A (en) Crc checking method
JPS6259408A (en) Digital graphic equalizer
JP2744724B2 (en) Packet collection circuit in data flow type system
JPH0654233A (en) Emphasis device of signal transition
EP2133797B1 (en) Dma transfer device and method
JP2610428B2 (en) 2 channel stereoscopic reproduction sound field adjustment device
JPS6237737A (en) Microprocessor circuit
JP2806151B2 (en) Frame correlation device
JPH02141139A (en) Data transmitter
US8548009B2 (en) Frequency combiner system and related methods
US5305439A (en) Method and apparatus for time-shared processing of different data word sequences
JPH0865105A (en) Sampling frequency converter
KR0119153Y1 (en) Channel switching circuit
JPH04292018A (en) Variable crc generation circuit
JP2943112B2 (en) Digital signal processor
JPS6167322A (en) Error correction memory controlling circuit of reed solomon encoding/decoding system
KR0141115B1 (en) Sync pattern generation circuit
JP2527465Y2 (en) Digital audio tone control device
JPS6115640Y2 (en)
JPS6253530A (en) Control information generating circuit for tdma communication equipment