JPS5947765A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5947765A JPS5947765A JP15915182A JP15915182A JPS5947765A JP S5947765 A JPS5947765 A JP S5947765A JP 15915182 A JP15915182 A JP 15915182A JP 15915182 A JP15915182 A JP 15915182A JP S5947765 A JPS5947765 A JP S5947765A
- Authority
- JP
- Japan
- Prior art keywords
- region
- boron
- type
- glass
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011521 glass Substances 0.000 claims abstract description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000000926 separation method Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001580 bacterial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000027939 micturition Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
従来よりサイリスク等において−＋ｖ１＋い信頼性とす
ぐれた量産性を得る目的で、順、逆方向の＋４Ｊ加゛市
圧を１８１１止するｐ−ｎ接合の露出部分全ガラス膜で
４被棟する、いわゆるガラスパッシベーション法が今＜
３’ｆ’４１ｆｌされてきた。
ぐれた量産性を得る目的で、順、逆方向の＋４Ｊ加゛市
圧を１８１１止するｐ−ｎ接合の露出部分全ガラス膜で
４被棟する、いわゆるガラスパッシベーション法が今＜
３’ｆ’４１ｆｌされてきた。
第１図に従来のガラスパッシベーション形サイリスタの
製造プロセスの例を示す。
製造プロセスの例を示す。
；′■ユ図（ａ、）の如くｎ形シリコン基板１の両生面
よりＧａの拡散を行なってｐ影領域２及び３を形成し。
よりＧａの拡散を行なってｐ影領域２及び３を形成し。
しかる後、ｐ影領域２の一部に選択的ＶＣｎ形エミッタ
餉域３を形成した後、第１図（ｂ）に示す如く、ノル板
の両生面より」巽択的に基板のエツーｆングを行なって
、ｐ−ｎ接合５又は６より深いメサ溝７及び８を形成し
、このメサ溝の表面に粉末状のガラスを被着させた後、
所定の温度に加熱すれば、第１図（ｃ）Ｋ示す如く接合
５，６の露出部分がガラス膜１０で覆われたサイリスク
の構造が得られる。以上のプロセス中、メサ溝の形成法
やガラス膜の形成法に関しては周知である％以上の後、
第１図（ａ）の如く所定の場所に電極１１．１２ 、１
３を形成した後、Ａ−Ａ’の線で切断すれば、サイリス
クチップが得られる。
餉域３を形成した後、第１図（ｂ）に示す如く、ノル板
の両生面より」巽択的に基板のエツーｆングを行なって
、ｐ−ｎ接合５又は６より深いメサ溝７及び８を形成し
、このメサ溝の表面に粉末状のガラスを被着させた後、
所定の温度に加熱すれば、第１図（ｃ）Ｋ示す如く接合
５，６の露出部分がガラス膜１０で覆われたサイリスク
の構造が得られる。以上のプロセス中、メサ溝の形成法
やガラス膜の形成法に関しては周知である％以上の後、
第１図（ａ）の如く所定の場所に電極１１．１２ 、１
３を形成した後、Ａ−Ａ’の線で切断すれば、サイリス
クチップが得られる。
しかるに、以上の構造では、メサ溝７及び８がそれぞれ
対向する而にあるため、メサ溝部分のｎ領域１の残り巾
りが狭くなり、ウーＬハが非常に割れやすく、歩留りの
著しい低下を来たすという火点がある。また、これを防
ぐためＶこｎ １ｉｒ４域１の層を厚くするとサイリス
タの屯気的特性１例えはオン′市圧やターンオフ特性を
劣化させるという問題があった。
対向する而にあるため、メサ溝部分のｎ領域１の残り巾
りが狭くなり、ウーＬハが非常に割れやすく、歩留りの
著しい低下を来たすという火点がある。また、これを防
ぐためＶこｎ １ｉｒ４域１の層を厚くするとサイリス
タの屯気的特性１例えはオン′市圧やターンオフ特性を
劣化させるという問題があった。
以上の欠点を補うために考案されたのが、第２図に示す
構造である。第２図（ａ）ばｐｐ ］、 ｐスｌ （ａ
、）の構造を作るに先立ち、両主面の互いに対向する部
分に選択的にｐ形不純物を拡散して、画１ミ而から形成
されたｐ影領域をｂ曲させて分）ｔ１１頭域９（第２図
（ａ） ） ’ｊ；ｃ形成することにより得ら）する。
構造である。第２図（ａ）ばｐｐ ］、 ｐスｌ （ａ
、）の構造を作るに先立ち、両主面の互いに対向する部
分に選択的にｐ形不純物を拡散して、画１ミ而から形成
されたｐ影領域をｂ曲させて分）ｔ１１頭域９（第２図
（ａ） ） ’ｊ；ｃ形成することにより得ら）する。
しかる後、第２図（ｂ）の如く選択的にメサ溝８を形成
した後、従来と同様の方法によってガラス膜、′重織全
形成し、切断すればサイリスタのチップがイｉＩられる
。
した後、従来と同様の方法によってガラス膜、′重織全
形成し、切断すればサイリスタのチップがイｉＩられる
。
この構造によれば、メサ溝はＪｉ（板の片面にしかなく
、従ってウェハの割れによる歩留り低下は防げる。
、従ってウェハの割れによる歩留り低下は防げる。
ところが、第２図の４１４造において、次のような問題
点がある。す、りわち、以上の如き目的に１・Ｊｉ用さ
れるガラスはその膨張係数がシリコン糸状に近いものが
用いられるが、ガラスの膨張係数４−シリコンの値に近
つけるとガラスの軟化温ｔｌ［が丙く、かつガラス膜の
ｒぼ気菌安定性か悪くなるという特徴があり、一般にガ
ラスの膨張係数はシリコンより大きくなる。そのため、
Ｘ１２２図の構造（・てよ）１はガラス粉末を破青し、
７ＪＩＩ熱してカラス膜を形成すると、ガラスのある而
を内側にしてシリコン基板が反る。
点がある。す、りわち、以上の如き目的に１・Ｊｉ用さ
れるガラスはその膨張係数がシリコン糸状に近いものが
用いられるが、ガラスの膨張係数４−シリコンの値に近
つけるとガラスの軟化温ｔｌ［が丙く、かつガラス膜の
ｒぼ気菌安定性か悪くなるという特徴があり、一般にガ
ラスの膨張係数はシリコンより大きくなる。そのため、
Ｘ１２２図の構造（・てよ）１はガラス粉末を破青し、
７ＪＩＩ熱してカラス膜を形成すると、ガラスのある而
を内側にしてシリコン基板が反る。
本！Ｉら明は以との失点に鑑みてなされたもので、シリ
コン基板の反りなく、第２１文１の形をイ４４るための
改良さノｔた構造をリボ、えるものである。
コン基板の反りなく、第２１文１の形をイ４４るための
改良さノｔた構造をリボ、えるものである。
ｐ形不純９／Ａであるボロンにｔそのｊ原子径がシリコ
ンに比へ小さく、ボロンを７リコンノ、（板の片面に高
６，１度に拡散すると、拡散された而を内側にして基板
が反るという特徴があり、本発明り丁これを利用したも
のである。
ンに比へ小さく、ボロンを７リコンノ、（板の片面に高
６，１度に拡散すると、拡散された而を内側にして基板
が反るという特徴があり、本発明り丁これを利用したも
のである。
第３図に本発明による構造の製造方法を示す。
第２図と同様にして、ｎ基板ｌにｐ形分離領域９゜ｐ影
領域２．：３を形成した後、ｆう工程にてメサ溝を形成
すべき１１Ｉｊに対向する面にボロンｆ高濃度に拡散し
てｐ十頭域１４を形成する。しかる後、第２図と同様の
方法において、ｎ領域４及びメサ溝７゜電極を形成すれ
ば、第３図の如きサイリスタの構造が得られる。この場
合、メサ溝を対向する而にボロンの商濃度拡散層がある
ため、力′ラスによる反りとボロンによる反りが相殺し
て、ウェハ全体の反りは大きく軽減される。以上の効央
ばボロンの表面［％ ＩＩ’Ｆが１０１８／ｃｍ３以上
ある場杵、特に有効である。
領域２．：３を形成した後、ｆう工程にてメサ溝を形成
すべき１１Ｉｊに対向する面にボロンｆ高濃度に拡散し
てｐ十頭域１４を形成する。しかる後、第２図と同様の
方法において、ｎ領域４及びメサ溝７゜電極を形成すれ
ば、第３図の如きサイリスタの構造が得られる。この場
合、メサ溝を対向する而にボロンの商濃度拡散層がある
ため、力′ラスによる反りとボロンによる反りが相殺し
て、ウェハ全体の反りは大きく軽減される。以上の効央
ばボロンの表面［％ ＩＩ’Ｆが１０１８／ｃｍ３以上
ある場杵、特に有効である。
以上の如く５本発明によれば、シリコン基板の片側にの
みメサ溝が形成され、このメーり溝にカラス被膜が形成
されたサイリスタにおいて、シリコン基板を厚くするこ
となく、ウェハの反りを呻祿することができるという優
れた効果を有する。
みメサ溝が形成され、このメーり溝にカラス被膜が形成
されたサイリスタにおいて、シリコン基板を厚くするこ
となく、ウェハの反りを呻祿することができるという優
れた効果を有する。
第１図及び第２図は従来のサイリスタの製ｙ責方法を示
す工程別１す面図、第；３図は本発明の一実癩例を示す
断面図である。 ユばｎ形シリコンＪＩ（板、２及び：Ｓはｐ影領域、４
はｎ影領域、７はメザｉマ１．９け分１＝ｊｌＦ領域、
１ｏはガラス膜、１１．１２．−１３け電極、１４ばｐ
＋ボロン拡散層である。 代理人 ！ζ； ！＋！ｆ 信 −第１図 第２図 第３しＩ 手続補正書（自発） 特許庁長官殿 １、事件の表示 ｆ６１′願昭５７−１５９１５
１け事件との関係 ↑、■許出願人 住 所 東ｊ；（都千代ＩＪＩ区丸の内二目１
２計、３ｊ％名 称（６０１） 三菱゛亀機株式会
社代表者片山仁八部 ４、代理人 住 所 東京都千代１１１区丸ｄ内−’、ｌ’
ｌｌＺ番３号５、 油圧の対尿 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細ｙ（をつぎのとおり訂正する。
す工程別１す面図、第；３図は本発明の一実癩例を示す
断面図である。 ユばｎ形シリコンＪＩ（板、２及び：Ｓはｐ影領域、４
はｎ影領域、７はメザｉマ１．９け分１＝ｊｌＦ領域、
１ｏはガラス膜、１１．１２．−１３け電極、１４ばｐ
＋ボロン拡散層である。 代理人 ！ζ； ！＋！ｆ 信 −第１図 第２図 第３しＩ 手続補正書（自発） 特許庁長官殿 １、事件の表示 ｆ６１′願昭５７−１５９１５
１け事件との関係 ↑、■許出願人 住 所 東ｊ；（都千代ＩＪＩ区丸の内二目１
２計、３ｊ％名 称（６０１） 三菱゛亀機株式会
社代表者片山仁八部 ４、代理人 住 所 東京都千代１１１区丸ｄ内−’、ｌ’
ｌｌＺ番３号５、 油圧の対尿 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細ｙ（をつぎのとおり訂正する。
Claims (1)
- 【特許請求の範囲】 １１）ｎ形シリコン基板の両生面’ｔ ｉｉ通するよう
に選択的ンこ形成された分離領域、両生面より所定の深
さで形成された第１及び第２のｐ膨頭域、該分離領域に
よって囲まれた領域内の該２＋Ｔ ２のｐ形印城の一部
に形成された第２のｎ形ｆｌｆｉ 、ｌＴρ、該第２の
ｎ影領域を々り囲み、該第２のｐ形１ｊ１１域とｎ形層
板とによって形成されるｐ−ｎ接合に達する深さで形成
され之メサ溝、該メサ溝の表面に被着されたガラス膜よ
りなる半導体装置において、該第１のｐ膨頭域の表面に
ボロン拡散によって形成されｆｃｐ＋領域があることを
特徴きするごに導体装置。 （２）ｐ十形頭載のポロンの表面濃度は１．０” ａｔ
ｏｍ／ｃｍ’以上であることを特徴とする特許請求の範
囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15915182A JPS5947765A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15915182A JPS5947765A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5947765A true JPS5947765A (ja) | 1984-03-17 |
| JPS6361786B2 JPS6361786B2 (ja) | 1988-11-30 |
Family
ID=15687372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15915182A Granted JPS5947765A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947765A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102342A (ja) * | 1994-09-30 | 1996-04-16 | Japan Aviation Electron Ind Ltd | 回路基板とフレキシブルケーブルとの接続構造 |
-
1982
- 1982-09-10 JP JP15915182A patent/JPS5947765A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361786B2 (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2861018A (en) | Fabrication of semiconductive devices | |
| JPH05175537A (ja) | フォトダイオードアレイおよびその製造法 | |
| US3546542A (en) | Integrated high voltage solar cell panel | |
| JPS5947765A (ja) | 半導体装置 | |
| JPS58206174A (ja) | メサ型半導体装置およびその製造方法 | |
| GB908605A (en) | Improvements in or relating to methods of fabricating semi-conductor devices | |
| JPS58180018A (ja) | 半導体基板の製造方法 | |
| JPS6146067B2 (ja) | ||
| JPS5866367A (ja) | 半導体整流装置及びその製造方法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPS57100739A (en) | Semiconductor device | |
| JPS59101868A (ja) | シヨツトキ−障壁と低抵抗接触とを有する半導体装置及びその製造方法 | |
| JPS58206178A (ja) | 半導体受光装置の製造方法 | |
| JPH0548630B2 (ja) | ||
| JPS6017961A (ja) | 半導体制御整流素子の製造方法 | |
| JPS57211727A (en) | Manufacture of semiconductor device | |
| JPH0428144B2 (ja) | ||
| JPS5550658A (en) | Method of fabricating semiconductor device | |
| JPS59154064A (ja) | Ｍｉｓ半導体装置およびその製造方法 | |
| JPS5852844A (ja) | 半導体集積回路装置 | |
| JPS58110075A (ja) | 半導体装置およびその製造方法 | |
| JPS60106171A (ja) | 半導体装置の製造方法 | |
| JPS5522888A (en) | Manufacturing method of insulation gate type semiconductor device | |
| JPH02312283A (ja) | 多結晶シリコン膜上の絶縁膜の形成方法 | |
| JPS6340324A (ja) | 高耐圧半導体素子の製造方法 |