JPS5945272B2 - 位相連続ｆｓｋ信号変調回路 - Google Patents
位相連続ｆｓｋ信号変調回路Info
- Publication number
- JPS5945272B2 JPS5945272B2 JP12512876A JP12512876A JPS5945272B2 JP S5945272 B2 JPS5945272 B2 JP S5945272B2 JP 12512876 A JP12512876 A JP 12512876A JP 12512876 A JP12512876 A JP 12512876A JP S5945272 B2 JPS5945272 B2 JP S5945272B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- gate
- mark
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は位相連続ＦＳＫ変調方式のディジタル型変調回
路に関するものである。
路に関するものである。
位相連続ＦＳＫ変調方式に於て２周波を使用し、また変
調指数が０．５の場合は特にＭＳＫ（ＭＩＮＩＭＵＭＳ
ＨＩＦＴＫＥＹＩＮＧ）と呼ばれ、復調の際２タイムス
ロット観測した場合、ＰＳＫと同等の誤り率特性が得ら
れる。
調指数が０．５の場合は特にＭＳＫ（ＭＩＮＩＭＵＭＳ
ＨＩＦＴＫＥＹＩＮＧ）と呼ばれ、復調の際２タイムス
ロット観測した場合、ＰＳＫと同等の誤り率特性が得ら
れる。
従来の位相連続ＦＳＫ信号変調回路としては、第１図の
ブロック図に示す様に、１１人のデータ入力信号に対し
て、１のレベル変換器により、２の電圧制御発振器（Ｖ
ＣＯ）を駆動する電圧レベルに変換し、２のＶＣＯを駆
動して出力を得ていた。
ブロック図に示す様に、１１人のデータ入力信号に対し
て、１のレベル変換器により、２の電圧制御発振器（Ｖ
ＣＯ）を駆動する電圧レベルに変換し、２のＶＣＯを駆
動して出力を得ていた。
しかし高速伝送の場合にはレベル変換器１出力に於てオ
ーバーシュート、アンダーシュートを生じ、これがその
ままＶＣ０２に入力し、正確な周波数遷移が得られない
事や、ＶＣＯ自体の周波数安定度が悪いので、正確な位
相連続ＦＳＫ信号が得られない欠点があつた。第２図の
ブロック図の従来の他の回路に於ては、搬送波発振器２
０と、端子３１よりデータと同期した同周波数のクロッ
クを４分周器２９により分周したものを掛算器２１によ
り上下両側帯波に分離し、マーク周波数信号用帯域濾波
器２２、スペース周波数信号用帯域濾波器２４で２つの
信号を得、それらの信号を入力データ１１により所定の
アルゴリズムに従つた論理回路２３出力で位相切換器２
５、２６を制御し、合成器２１にて合成し位相直線型帯
域濾波器２８にて高調波を除いて位相連続ＦＳＫ信号を
得ていた。
ーバーシュート、アンダーシュートを生じ、これがその
ままＶＣ０２に入力し、正確な周波数遷移が得られない
事や、ＶＣＯ自体の周波数安定度が悪いので、正確な位
相連続ＦＳＫ信号が得られない欠点があつた。第２図の
ブロック図の従来の他の回路に於ては、搬送波発振器２
０と、端子３１よりデータと同期した同周波数のクロッ
クを４分周器２９により分周したものを掛算器２１によ
り上下両側帯波に分離し、マーク周波数信号用帯域濾波
器２２、スペース周波数信号用帯域濾波器２４で２つの
信号を得、それらの信号を入力データ１１により所定の
アルゴリズムに従つた論理回路２３出力で位相切換器２
５、２６を制御し、合成器２１にて合成し位相直線型帯
域濾波器２８にて高調波を除いて位相連続ＦＳＫ信号を
得ていた。
この回路では２０及び入力データ用クロックの発振器と
して水晶発振器の様な高安定な発振器を使用すれば周波
数の安定度は良くなるが、論理回路２３出力は＋１、０
、−１の３値レベルで位相切換器２５、２６を制御する
。すなわち、＋１の場合には同相出力、ｏの場合は出力
信号は停止、−１の場合は逆相出力という根に−制御し
ている。このことは位相の切換制御と信号続出しのスイ
ツチングを同時に行つていることになる。この為信号の
切換点に於ては、位相切換制御とスイツチング制御両方
の影響が避けられない事と３値パルスの増巾を必要とす
る欠点があつた。本発明の目的はこれらの欠点を除去し
、高速伝送に於ても安定で正確な位相連続ＦＳＫ信号を
得る変調回路を提供することにある。
して水晶発振器の様な高安定な発振器を使用すれば周波
数の安定度は良くなるが、論理回路２３出力は＋１、０
、−１の３値レベルで位相切換器２５、２６を制御する
。すなわち、＋１の場合には同相出力、ｏの場合は出力
信号は停止、−１の場合は逆相出力という根に−制御し
ている。このことは位相の切換制御と信号続出しのスイ
ツチングを同時に行つていることになる。この為信号の
切換点に於ては、位相切換制御とスイツチング制御両方
の影響が避けられない事と３値パルスの増巾を必要とす
る欠点があつた。本発明の目的はこれらの欠点を除去し
、高速伝送に於ても安定で正確な位相連続ＦＳＫ信号を
得る変調回路を提供することにある。
以下図面について詳細に説明する。
第３図は本発明の実施例のプロツク図、第６図はその動
作波形図であつて、２０は搬送波周波数発振器であり、
２９は端子３１に加えられるビツトレート周波数のクロ
ツクを４分周する分周器で、２１は乗算器であり、前記
２つの信号の積をとり上側帯域即ちマーク周波数信号Ｆ
ｍｌ下側帯波即ちスペース周波数信号Ｆｓの２周波を出
力する。
作波形図であつて、２０は搬送波周波数発振器であり、
２９は端子３１に加えられるビツトレート周波数のクロ
ツクを４分周する分周器で、２１は乗算器であり、前記
２つの信号の積をとり上側帯域即ちマーク周波数信号Ｆ
ｍｌ下側帯波即ちスペース周波数信号Ｆｓの２周波を出
力する。
２２は帯域済波器で上側帯波Ｆｍを抽出し、５１の位相
遷移器に出力する。
遷移器に出力する。
２４は帯域済波器で下側帯波Ｆｓを抽出し、５２の位相
遷移器に出力する。
遷移器に出力する。
端子３１には前述の如くビツトレート周波数に等しいク
ロツクが加えられ、端子１１には入力データ信号が加え
られる。この入力信号は後の信号の信号処理に都合のよ
いように符号変換器６１によりＮＲＺ−ＬＥＶＥＬから
ＮＲＺ一ＭＡＲＫに変換し、論理回路６０へ出力する。
ここでＮＲＺ−ＬＥＶＥＬおよびＮＲＺ−ＭＡＲＫの信
号の説明をする。
ロツクが加えられ、端子１１には入力データ信号が加え
られる。この入力信号は後の信号の信号処理に都合のよ
いように符号変換器６１によりＮＲＺ−ＬＥＶＥＬから
ＮＲＺ一ＭＡＲＫに変換し、論理回路６０へ出力する。
ここでＮＲＺ−ＬＥＶＥＬおよびＮＲＺ−ＭＡＲＫの信
号の説明をする。
ＮＲＺ−ＬＥＶＥＬは入力データ「１］，「Ｏ］に対応
して予め定められた電圧レベルの「１」，「０」を出力
するものである。
して予め定められた電圧レベルの「１」，「０」を出力
するものである。
一方、ＮＲＺ−ＭＡＲＫは、入力データが［１］のとさ
は出力が１つ前の「１」，［Ｏ」の状態から変化し、入
力データが［０」のときは出力がその状態を維持するよ
うな信号である。例えば、「０１０１１１００１」とい
うＬＥＶＥＬデータに対して、ＮＲＺ一ＭＡＲＫは［０
１１０１０００１」となる（第６図ｃ′，ｄ参照）。し
たがつて、符号変換器６１はデータとクロツクとのＡＮ
Ｄ回路６３の出力をフリツプフロツプ６４に入力する回
路が用いられる。また、論理回路６０はＮＲＺ−ＭＡＲ
Ｋ信号に対応して出力が位相連続となるよう制御信号を
出力する回路であり、ＮＲＺ−ＭＡＲＫからなるマーク
「１」用ゲート信号７３止ＶＮＲＺ−ＭＡＲＫの反絵信
号であるスペース「Ｏ］用ゲート信号７４と、後に詳し
く説明するように、スペース時が奇数回目のとき位相を
反転するマーク用位相切換信号７１と、マーク時が奇数
回目のとき位相を反転するスペース用位相切換信号７２
とを出力する０これら論理回路はＡＮＤ回路６７（６５
）およびバイナリカウンタ（フリツプフロツプ）６８（
６５）により簡単（ζ構成される。マーク用位相遷移器
５１は、信号７１により信号Ｆｍの位相を同相又は１８
００位相遷移した信号を、マーク用ＡＮＤゲート５３に
出力し、スペース用位相遷移器５２は、信号７２により
信号Ｆｓの位相を同相又は１８００位相遷移した信号を
スペース用ＡＮＤゲート５４に出力する。
は出力が１つ前の「１」，［Ｏ」の状態から変化し、入
力データが［０」のときは出力がその状態を維持するよ
うな信号である。例えば、「０１０１１１００１」とい
うＬＥＶＥＬデータに対して、ＮＲＺ一ＭＡＲＫは［０
１１０１０００１」となる（第６図ｃ′，ｄ参照）。し
たがつて、符号変換器６１はデータとクロツクとのＡＮ
Ｄ回路６３の出力をフリツプフロツプ６４に入力する回
路が用いられる。また、論理回路６０はＮＲＺ−ＭＡＲ
Ｋ信号に対応して出力が位相連続となるよう制御信号を
出力する回路であり、ＮＲＺ−ＭＡＲＫからなるマーク
「１」用ゲート信号７３止ＶＮＲＺ−ＭＡＲＫの反絵信
号であるスペース「Ｏ］用ゲート信号７４と、後に詳し
く説明するように、スペース時が奇数回目のとき位相を
反転するマーク用位相切換信号７１と、マーク時が奇数
回目のとき位相を反転するスペース用位相切換信号７２
とを出力する０これら論理回路はＡＮＤ回路６７（６５
）およびバイナリカウンタ（フリツプフロツプ）６８（
６５）により簡単（ζ構成される。マーク用位相遷移器
５１は、信号７１により信号Ｆｍの位相を同相又は１８
００位相遷移した信号を、マーク用ＡＮＤゲート５３に
出力し、スペース用位相遷移器５２は、信号７２により
信号Ｆｓの位相を同相又は１８００位相遷移した信号を
スペース用ＡＮＤゲート５４に出力する。
これら位相遷移器５１，５２は例えば排他的論理和（Ｅ
ｘｃＩｕｓｉｖｅ−０Ｒ）回路が用いられる。すなわち
、位相切換信号７１（７２）がＯのときは入力信号Ｆｍ
（Ｆｓ）をそのまま出力ＦｍＯ（Ｆｓπ）とし、位相切
換信号が「１」のときは入力信号Ｆｍ（Ｆｓ）を反転（
１８０の位相遷移）した出力Ｆｍπ（ＦｓＯ）を出力す
る。なお、この位相遷移器としては、制御信号を正、負
に切換えることにより位相を反転するリング変調器など
同等の機能を有するものも当然使用できる。マーク用Ａ
ＮＤゲート５３は、上記動作により予め位相遷移された
Ｆｍ信号をマーク用ゲート信号７３によりスイツチング
し００Ｒゲート６２に出力し、スペース用ＡＮＤゲート
５４は、同様に予め位相遷移されたＦｓ信号を、スペー
ス用ゲート信号７４によりスイツチングし０Ｒゲート６
２に出力する。
ｘｃＩｕｓｉｖｅ−０Ｒ）回路が用いられる。すなわち
、位相切換信号７１（７２）がＯのときは入力信号Ｆｍ
（Ｆｓ）をそのまま出力ＦｍＯ（Ｆｓπ）とし、位相切
換信号が「１」のときは入力信号Ｆｍ（Ｆｓ）を反転（
１８０の位相遷移）した出力Ｆｍπ（ＦｓＯ）を出力す
る。なお、この位相遷移器としては、制御信号を正、負
に切換えることにより位相を反転するリング変調器など
同等の機能を有するものも当然使用できる。マーク用Ａ
ＮＤゲート５３は、上記動作により予め位相遷移された
Ｆｍ信号をマーク用ゲート信号７３によりスイツチング
し００Ｒゲート６２に出力し、スペース用ＡＮＤゲート
５４は、同様に予め位相遷移されたＦｓ信号を、スペー
ス用ゲート信号７４によりスイツチングし０Ｒゲート６
２に出力する。
０Ｒゲート６２はＡＮＤゲート５３，５４出力の０Ｒを
とりその信号を位相直線型帯域戸波器２８へ出力し、こ
の淵波器は、０Ｒゲート６２出力の時点で矩形波であつ
た位相連続ＦＳＫ信号の高調波成分を除去し、正弦波に
整形する。
とりその信号を位相直線型帯域戸波器２８へ出力し、こ
の淵波器は、０Ｒゲート６２出力の時点で矩形波であつ
た位相連続ＦＳＫ信号の高調波成分を除去し、正弦波に
整形する。
ここで本発明を明らかにするため、位相連続ＦＳＫ方式
の具体例として、マーク周波数信号Ｆｍが８７．５ＭＨ
ｚ１スペース周波数信号が８０．５ＭＨｚ，１ビツト長
が１４ＭＨｚである場合、即ち、互の周波数差がビツト
周波数の１／２であるようなマーク周波数信号Ｆｒｌｌ
とスペース周波数信号Ｆ８の場合の動作について説明す
る。
の具体例として、マーク周波数信号Ｆｍが８７．５ＭＨ
ｚ１スペース周波数信号が８０．５ＭＨｚ，１ビツト長
が１４ＭＨｚである場合、即ち、互の周波数差がビツト
周波数の１／２であるようなマーク周波数信号Ｆｒｌｌ
とスペース周波数信号Ｆ８の場合の動作について説明す
る。
１ビツトの中に、信号Ｆｍは６．２５Ｈｚ１信号Ｆｓは
５．７５Ｈｚ含まれることになり、これを図示すると第
４図の波形図のようになる。
５．７５Ｈｚ含まれることになり、これを図示すると第
４図の波形図のようになる。
（ここで同相と逆相との関係を、それぞれＦｍＯ（５ｆ
ＩＴ１π，ＦｓＯ（５ｆｓπと表わすものとする）。そ
れぞれの位相関係が連続的であるためには、切換のタイ
ミング０，２Ｔ（この波形で偶数回目）のときはＦｍＯ
（５ｆｓ０の間およびＦｍπとＦｓπの間で切換えれば
よく、切換タイミングＴ（この波形で奇数回目）のとき
はＦｍＯとＦｓπとの間およびＦｍπとＦｓＯとの間で
切換えればよい。第５図はこのアルゴリズムの状態図で
ある。
ＩＴ１π，ＦｓＯ（５ｆｓπと表わすものとする）。そ
れぞれの位相関係が連続的であるためには、切換のタイ
ミング０，２Ｔ（この波形で偶数回目）のときはＦｍＯ
（５ｆｓ０の間およびＦｍπとＦｓπの間で切換えれば
よく、切換タイミングＴ（この波形で奇数回目）のとき
はＦｍＯとＦｓπとの間およびＦｍπとＦｓＯとの間で
切換えればよい。第５図はこのアルゴリズムの状態図で
ある。
カツコで表わした（０），（１）はＮＲＺ−ＭＡＲＫ変
換されたレベルに対応する出力（第６図ｄ）、すなわち
ＦｒｒｌＯ，ｆＩｌｌ７およびＦ８Ｏ，ｆ８．を示し、
カツコのない゛Ｏ゛，゛１゛は入力データ（第６図ｂ）
を示す。最初の伏態をＦ８７ＣからＦｒｎ７になつた伏
態（第４図のｔ＝Ｔに対応する状態）とし、ＦＩＴｌゎ
の状態になつてから”０゛入力が偶数回であつたとする
と（第４図のｔ＝Ｔに対応）、次に入力したデータが゛
１゛の時、前のビツトの位相と入力したデータとの位相
が連続である為には、次の伏態はＦ８Ｏでなければなら
ない。
換されたレベルに対応する出力（第６図ｄ）、すなわち
ＦｒｒｌＯ，ｆＩｌｌ７およびＦ８Ｏ，ｆ８．を示し、
カツコのない゛Ｏ゛，゛１゛は入力データ（第６図ｂ）
を示す。最初の伏態をＦ８７ＣからＦｒｎ７になつた伏
態（第４図のｔ＝Ｔに対応する状態）とし、ＦＩＴｌゎ
の状態になつてから”０゛入力が偶数回であつたとする
と（第４図のｔ＝Ｔに対応）、次に入力したデータが゛
１゛の時、前のビツトの位相と入力したデータとの位相
が連続である為には、次の伏態はＦ８Ｏでなければなら
ない。
更に続いでビが人力した場合（第４図のｔ＝２Ｔに対応
）、その伏態はＦＩｎＯに移る。ＦＩｎＯの状態となり
次に”Ｏ゛が入力した場合は、その状態ＦｒｌｌＯが保
持されるが、保持されたビツト数、即ぢＯ゛入力の回数
が奇数回であれば（第４図のｔ＝２Ｔに対応）、その次
に入力するデータが”ビである場合その状態はＦ８Ｏ即
ち破線（第５図）で示す方向へ状態が遷移することにな
る。
）、その伏態はＦＩｎＯに移る。ＦＩｎＯの状態となり
次に”Ｏ゛が入力した場合は、その状態ＦｒｌｌＯが保
持されるが、保持されたビツト数、即ぢＯ゛入力の回数
が奇数回であれば（第４図のｔ＝２Ｔに対応）、その次
に入力するデータが”ビである場合その状態はＦ８Ｏ即
ち破線（第５図）で示す方向へ状態が遷移することにな
る。
本兄明回路に含まれる論理回路には、マーク用位相遷移
器５１の位相を匍脚するバイナリカウンタ６８があり、
このカウンタ６８はスペース用ＡＮＤゲート用信号７４
の立上りの情報であるＡＮＤゲート６７の出力とスペー
ス状態になつてからの゛Ｏ゛データ入力の回数をカウン
トし、マーク用ＡＮＤゲート信号７３でマーク用ＡＮＤ
ゲート５３が開く前に、マーク用位相遷移器５１０）位
相を決める。
器５１の位相を匍脚するバイナリカウンタ６８があり、
このカウンタ６８はスペース用ＡＮＤゲート用信号７４
の立上りの情報であるＡＮＤゲート６７の出力とスペー
ス状態になつてからの゛Ｏ゛データ入力の回数をカウン
トし、マーク用ＡＮＤゲート信号７３でマーク用ＡＮＤ
ゲート５３が開く前に、マーク用位相遷移器５１０）位
相を決める。
またスペース用位相遷移器５２の位相を制御するバイナ
リカウンタ６６はマーク用ＡＮＤゲート信号７３の立上
りの情報であるＡＮＤゲート６５の出力とマーク状態に
なつてからの゛１“データ入力立上り情報の回数をカウ
ントし、スペース用ＡＮＤゲート信号７４でスペース用
ＡＮＤゲート５４が開く前に、スペース用位相遷移器の
位相を決める。次に、第５図を第４図および第６図を対
応させて位相遷移の状態を説明する。
リカウンタ６６はマーク用ＡＮＤゲート信号７３の立上
りの情報であるＡＮＤゲート６５の出力とマーク状態に
なつてからの゛１“データ入力立上り情報の回数をカウ
ントし、スペース用ＡＮＤゲート信号７４でスペース用
ＡＮＤゲート５４が開く前に、スペース用位相遷移器の
位相を決める。次に、第５図を第４図および第６図を対
応させて位相遷移の状態を説明する。
最初Ｆ８Ｏの状態（第６図Ｊ）であり次に入カアーダ゜
１８（第６図ｂ）により破線方向に移動しＦｒｎ７とな
つたとする（第４図のタイミングＴ）。次の入力データ
゛Ｏ゛ではＦｒｎ７の伏態を維持する。次の入力データ
”ビに対してＦｒｒｌ７の伏態保持（すなわち゛０”の
回数）が奇数であるから、移動方向が前の移動方向とは
逆の実線方向になりＦ８Ｏとなる。次の入力データば１
”でさらに実線方向に進みＦｒｎＯとなり、次の入カデ
ーダビで同じ実線方向でＦ８７７：となる。次の入力デ
ータは２個とも゛０“であるからＦ８７の伏態を維持す
る。次の入カデーダビにより、Ｆ，ャの状態保持が２回
（偶数）であるから同じ実線方向に進みＦｍ７ｃとなる
。このＦｒｒ］７の状態は３個の入力データ゛０゛で同
じＦｒｒ］ャを維持し、次の入力データ゜゛ビによりＦ
ｍ７の状態保持が３回（奇数）であつたので移動方向は
前の移動方向とは逆の破線方向に移動しＦ５７となる。
このように、位相連続のためのアルゴリズムの移動方向
は、第６図ｂの入力データの最初の位相状態と状態保持
の回数の偶数、奇数の判定とにより決定される〇今、出
力がＦｍπてマーク用アンドゲート信号７３が”１゛と
なりゲート５３が開いてスペース用位相遷移器５２の位
相がＦｓπ（第６図ｇ）であつたとすれば（第６図ｔ１
）、スペース用位相遷移器５２は、Ｆｍπのマーク用Ａ
ＮＤゲートのその上りの情報であるゲート６５の出力で
、先に述べた論理回路内のバイナリカウンタ６６により
出力を反転して、その位相が反転させられＦｓＯとなる
（（第６図Ｔ２）。
１８（第６図ｂ）により破線方向に移動しＦｒｎ７とな
つたとする（第４図のタイミングＴ）。次の入力データ
゛Ｏ゛ではＦｒｎ７の伏態を維持する。次の入力データ
”ビに対してＦｒｒｌ７の伏態保持（すなわち゛０”の
回数）が奇数であるから、移動方向が前の移動方向とは
逆の実線方向になりＦ８Ｏとなる。次の入力データば１
”でさらに実線方向に進みＦｒｎＯとなり、次の入カデ
ーダビで同じ実線方向でＦ８７７：となる。次の入力デ
ータは２個とも゛０“であるからＦ８７の伏態を維持す
る。次の入カデーダビにより、Ｆ，ャの状態保持が２回
（偶数）であるから同じ実線方向に進みＦｍ７ｃとなる
。このＦｒｒ］７の状態は３個の入力データ゛０゛で同
じＦｒｒ］ャを維持し、次の入力データ゜゛ビによりＦ
ｍ７の状態保持が３回（奇数）であつたので移動方向は
前の移動方向とは逆の破線方向に移動しＦ５７となる。
このように、位相連続のためのアルゴリズムの移動方向
は、第６図ｂの入力データの最初の位相状態と状態保持
の回数の偶数、奇数の判定とにより決定される〇今、出
力がＦｍπてマーク用アンドゲート信号７３が”１゛と
なりゲート５３が開いてスペース用位相遷移器５２の位
相がＦｓπ（第６図ｇ）であつたとすれば（第６図ｔ１
）、スペース用位相遷移器５２は、Ｆｍπのマーク用Ａ
ＮＤゲートのその上りの情報であるゲート６５の出力で
、先に述べた論理回路内のバイナリカウンタ６６により
出力を反転して、その位相が反転させられＦｓＯとなる
（（第６図Ｔ２）。
反転した後スペース用ＡＮＤゲート５４がスペース用ゲ
ート信号７３でＦｓＯの信号を読み出す（第６図Ｔ３）
。
ート信号７３でＦｓＯの信号を読み出す（第６図Ｔ３）
。
また、データ”１゛が入力した時、マグ用位相遷移器５
１はＦｍπとなつていた（第６図ｆ）のを、スペース用
ＡＮＤゲート信号７４の立上り情報であるゲート６７の
出力をこのバイナリカウンタ６８に入力させる事により
、カウンタ出力が反転しＦｍＯとなり、この後マーク用
ＡＮＤゲート信号７３でＦｍＯを洸み出す（第６図Ｔ４
）０以上説明した様に、本発明は位相連続の条件を満た
しかつ、位相遷移を続出しのゲート信号に先立つて行う
為、立相遷移を行わせる際の種々の影響を除去する事が
出来る。又デイジタル回路を利用した変調方式である為
、調整がほとんど必要なく、かつ帯域済波器を通して最
終的に出力を得る為、出力の位相連続ＦＳＫ信号の包絡
線は平坦になる。更に、１，１２の発振器に安定度の高
い、水晶発振器を採用する事により周波数安定度の高い
位相連続ＦＳＫ信号が得られる。又回路構成も簡単であ
り、衛星搭載用として要求される高安定、高信頼度の要
求も満たし、この分野での利用が期待される。
１はＦｍπとなつていた（第６図ｆ）のを、スペース用
ＡＮＤゲート信号７４の立上り情報であるゲート６７の
出力をこのバイナリカウンタ６８に入力させる事により
、カウンタ出力が反転しＦｍＯとなり、この後マーク用
ＡＮＤゲート信号７３でＦｍＯを洸み出す（第６図Ｔ４
）０以上説明した様に、本発明は位相連続の条件を満た
しかつ、位相遷移を続出しのゲート信号に先立つて行う
為、立相遷移を行わせる際の種々の影響を除去する事が
出来る。又デイジタル回路を利用した変調方式である為
、調整がほとんど必要なく、かつ帯域済波器を通して最
終的に出力を得る為、出力の位相連続ＦＳＫ信号の包絡
線は平坦になる。更に、１，１２の発振器に安定度の高
い、水晶発振器を採用する事により周波数安定度の高い
位相連続ＦＳＫ信号が得られる。又回路構成も簡単であ
り、衛星搭載用として要求される高安定、高信頼度の要
求も満たし、この分野での利用が期待される。
第１図および第２図は従来の位相連続ＦＳＫ信号変調回
路のプロツク図、第３図は本発明の実施例のプロツク図
、第４図は本発明の位相関係を示す波形図、第５図はそ
のアルゴリズムの状態図、第６図は第３図の動作波形図
である。 図において、１・・・・・・レベル変換器、２・・・・
・・ＶＣＯｌｌｌ・・・・・・データ入力信号、１３・
・・・・・出力信号、２０・・・・・・搬送波発振器、
２１・・・・・・掛算器、２２・・・・・・マーク周波
数信号用済波器、２３・・・・・・論理回路、２４・・
・・・・スペース周波数信号用済波器、２５，２６・・
・・・・位相切換器、２７・・・・・・合成器、２８・
・・・・・帯域済波器、２９・・・・・・分周器、３１
・・・・・・クロツク端子、３３・・・・・・出力端子
、５１，５２・・・・・・位相遷移器、５３，５４・・
・・・・ＡＮＤゲート、６０・・・・・・論理回路、６
１・・・・・・符号変換回路、６２・・・・・・０Ｒゲ
ート、７１・・・・・・マーク用切換信号、７２・・・
・・・スペース用切換信号、７３・・・・・・マーク用
ゲート信号、７４・・・・・・スペース用ゲート信号で
ある。
路のプロツク図、第３図は本発明の実施例のプロツク図
、第４図は本発明の位相関係を示す波形図、第５図はそ
のアルゴリズムの状態図、第６図は第３図の動作波形図
である。 図において、１・・・・・・レベル変換器、２・・・・
・・ＶＣＯｌｌｌ・・・・・・データ入力信号、１３・
・・・・・出力信号、２０・・・・・・搬送波発振器、
２１・・・・・・掛算器、２２・・・・・・マーク周波
数信号用済波器、２３・・・・・・論理回路、２４・・
・・・・スペース周波数信号用済波器、２５，２６・・
・・・・位相切換器、２７・・・・・・合成器、２８・
・・・・・帯域済波器、２９・・・・・・分周器、３１
・・・・・・クロツク端子、３３・・・・・・出力端子
、５１，５２・・・・・・位相遷移器、５３，５４・・
・・・・ＡＮＤゲート、６０・・・・・・論理回路、６
１・・・・・・符号変換回路、６２・・・・・・０Ｒゲ
ート、７１・・・・・・マーク用切換信号、７２・・・
・・・スペース用切換信号、７３・・・・・・マーク用
ゲート信号、７４・・・・・・スペース用ゲート信号で
ある。
Claims (1)
- １ 互の周波数差がビット周波数の１／２であるような
マーク周波数信号ｆｍとスペース周波数信号ｆｓを発生
する回路と、前記それぞれの信号ｆｍ、ｆｓの位相を同
相または逆相に制御するそれぞれの位相遷移器と、前記
位相遷移されたそれぞれの信号ｆｍ、ｆｓをスイッチす
るそれぞれのＡＮＤゲートと、これらＡＮＤゲート出力
を合成するＯＲゲートと、前記それぞれの位相遷移器と
それぞれのＡＮＤゲートを所定のクロックから作られた
信号によつて制御する論理回路とから構成される位相連
続ＦＳＫ信号変調回路において、前記論理回路はそのマ
ーク（またはスペース）用位相遷移器の制御信号として
、スペース（またはマーク）用ＡＮＤゲート信号の立上
り情報とスペース（またはマーク）状態にあるビット数
によつて位相を選び、かつマーク（またはスペース）用
ＡＮＤゲート信号でマーク（またはスペース）用ＡＮＤ
ゲートが開く前に位相を選ぶ制御信号を発生するもので
あることを特徴とする位相連続ＦＳＫ信号変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12512876A JPS5945272B2 (ja) | 1976-10-19 | 1976-10-19 | 位相連続ｆｓｋ信号変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12512876A JPS5945272B2 (ja) | 1976-10-19 | 1976-10-19 | 位相連続ｆｓｋ信号変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5351951A JPS5351951A (en) | 1978-05-11 |
| JPS5945272B2 true JPS5945272B2 (ja) | 1984-11-05 |
Family
ID=14902533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12512876A Expired JPS5945272B2 (ja) | 1976-10-19 | 1976-10-19 | 位相連続ｆｓｋ信号変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945272B2 (ja) |
-
1976
- 1976-10-19 JP JP12512876A patent/JPS5945272B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5351951A (en) | 1978-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068198A (en) | Phase-locked loop frequency shift key modulator | |
| JPH0454406B2 (ja) | ||
| US3818135A (en) | Circuitry for transmission of phase difference modulated data signals | |
| KR890015241A (ko) | 디지탈신호 자기기록 재생장치 | |
| US3970945A (en) | Method and apparatus for demodulating PSK modulated oscillations | |
| US3190958A (en) | Frequency-shift-keyed signal generator with phase mismatch prevention means | |
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| JPS5945272B2 (ja) | 位相連続ｆｓｋ信号変調回路 | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| GB1575629A (en) | Generator for generating sinusoidal electrical signals which are phase or frequency modulated by a digital method | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| JPH04260239A (ja) | タイミング抽出回路 | |
| US3406255A (en) | Data transmission techniques using orthogonal fm signal | |
| JPS5838018B2 (ja) | 位相連続ｆｓｋ信号変調回路 | |
| JPS5840387B2 (ja) | デイジタル形ｆｍ変調器 | |
| RU2141170C1 (ru) | Формирователь радиосигналов с минимальной частотной манипуляцией | |
| SU1732483A2 (ru) | Устройство тактовой синхронизации приемника сигналов NPZ-L | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JPS5912217B2 (ja) | ディジタル型鋸歯状波フェイズロックル−プ | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| RU2223610C1 (ru) | Устройство для формирования частотно-манипулированных сигналов | |
| JPS5857848A (ja) | デイジタル多層ｐｓｋ変調方式 | |
| JPS59161157A (ja) | デジタル処理形位相変調回路 | |
| SU458016A1 (ru) | Устройство дл магнитной записи и воспроизведени |