JPS5943770B2 - ディジタル信号マルチプレクサ／コンセントレ−タ - Google Patents

Description

【発明の詳細な説明】 説明の概要 Ｎ個の入カチヤンネルと１個の出力チヤンネルとを有し
、それらの入カチヤンネルから１〜Ｎ個のデイジタル入
力データ信号をサンプリングするための同期時分割マル
チプレクサ（ＳＴＤＭ）システムが開示されている。

各入カチヤンネルからの入力データ信号は、夫々互いに
異なつたＦＩ〜ＦＮの周波数で受信され、出力チヤンネ
ルに周波数ＦＯで再び送出され、このとき各入カチヤン
ネルの周波数ＦＮは、０≦Ｆｎ＜ＦＯであり、且つＦＯ
〉ΣＦｎの関係にある。このＳＴＤＭシステムは、夫々
の入カチヤンネルに関して１つのコンセントレータを有
し、各コンセントレータは第１と第２の同様のセクシヨ
ンＡおよびＢを有し、各入カチヤンネルのデータ・ビツ
ト・ストリームは、一定不変の連続したサンプル時間に
、各入カチヤンネルに関連したコンセントレータのセク
シヨンＡおよびＢに交互に供給される。即ち、入力デー
タ・ビツトは、サンプル時間１Ｔｓの間に第１のセクシ
ヨンＡに供給され、且つ蓄積され、その間に直前のサン
プル時間０Ｔ８に第２のセクシヨンＢに予じめ供給され
、蓄積された入力データ・ビツトは、そのセクシヨンで
集められた型式で出力チヤンネルに再び送り出される。
それに引続くサンプル時間２Ｔｓに、入カビツトは第２
のセクシヨンＢに供給され且つ蓄積され、その間に直前
のサンプル時間１Ｔｓの間に第１のセクシヨンＡに予じ
め供給され、蓄積された入力データ・ビツトは集められ
た型式で出力チヤンネルに再び送出される。これらのサ
ンプル、集収（コンセントレータ）および再送出（リト
ランスミツト）の交互の動作は、連続したサンプル時間
Ｔｓにおいて反復する。入力データは、サンプルされ、
集収され、出力チヤンネルにＴｓ×〔ＦＯ−Ｈ〕の最大
ビツト長さ型式で送出される。ここで、Ｈはオーバヘツ
ド機能に割当てられた出力バンド幅の部分を表わす定数
である。本発明の背景 従来技術に於て、伝送線路設備をもつと能率的に使用す
るために、比較的低速度の伝送線路における複数のデイ
ジタル・データ・ストリームをマルチプレクサによつて
サンプリングし、比較的高速度の単一の伝送線路にサン
プルされたデータを再送出することが出来ることが知ら
れている。

送信側においてサンプルされたデータを直列化して、直
列化されたデータを送出し、また受信側において確実に
多重化データを復元してサンプルされた個々のデータを
再構成するために様々な符号化力法、タイミング方法等
が提案された。例えば、プロシーデイングズ・オブ・ジ
ＩＥＥＥ，ＶＯ．６Ｏ，．４６．ｌｌ，ｌ９７２年１１
月第１３１３〜１３２１頁Ｄ．Ｒ．ＤＯｌｌによる「多
重化および集収」を参照されたい。本発明は、同期時分
割多重化（ＳＴＤＭ）方式を用いてデイジタル・データ
の高速伝送のためのデイジタル・データの多重化および
集収を最適化する方法に関する。本発明要約 本発明のシステムは、１ないしＮのＮ個の別々の入カチ
ヤンネルと、１ないＮ（７）Ｎ個のコンセントレータと
、単一の出力チヤンネルとを含み、上記の各入カチヤン
ネルは、それぞれの入力周波数Ｆ１ないしＦＮで入力デ
ータ・ビツトを伝送し、上記の各コンセントレータは各
入カチヤンネルと夫々関連づけられ、また上記の単一出
力チヤンネルは、出力周波数ＦＯ（この場合、ＦＯ〉Σ
Ｆｎ）で出力データ・ビツトを伝送する。

各入カチヤンネルにおける入力データ・ビツトは夫々に
関連づけられた同様なコンセントレータに供給される。
各コンセントレータは同様な半分のセクシヨンＡおよび
Ｂを有する。１ないしＮのＮ個の別個の入力データ信号
の全ては、第１サンプル時間１Ｔｓにそれらに夫々関連
づけられた１ないしＮＯ）Ｎ個のコンセントレータの夫
々のセクシヨンＡに供給され、そのサンプル時間の入力
データ・ビツトは計数され、蓄積されてデータフイール
ドＤＦｎを形成し、そしてそのデータフイールドからサ
ブ・フイールＦ′ＳＦｎが計算される。

そしてこのＳＦｎは、データ・フイールドＤＦｎを形成
する受信人力データ・ビツトの実際数と代表的なサンプ
ル時間Ｔｓの間に受信されることが予想される入力デー
タの最小数との間の差を表わす２進コード数である。デ
ータ・ビツトの最小予想数は、各入カチヤンネルについ
ての既知のシステム特性から決定され、それは零であり
うる。次の引続く、すなわち第２のサンプル時間２Ｔｓ
において、同様な蓄積／カウント動作が１ないしＮ（７
）Ｎ個のコンセントレータの夫々のセクシヨンＢにおい
て同時に生じる。これらの蓄積／カウント動作は、その
後に引続くサンプル時間Ｔｓの間にセクシヨンＡとＢと
において連続的に繰返えす。この次の引続くサンプル時
間２Ｔｓの間、直前の第１サンプル時間１Ｔｓに１ない
しＮのコンセントレータの夫々のセクシヨンＡに蓄積さ
れた引続くデータ・フイールドＤＦｎおよび引続くサブ
・フイールドＳＦｎは、出力周波数ＦＯで単一の出力チ
ヤンネルに連続して供給されて送出され、その間に蓄積
／カウント動作は、各々の入力周波数Ｆ１ないしＦＮで
１ないしＮＯ）Ｎ個のコンセントレータの夫々のセクシ
ヨンＢで同時に生じる。したがつて、入力データ信号ス
トリームが周波数Ｆｎで１つのセクシヨンＡでサンプル
されている間、セクシヨンＢに前に蓄積された入力デー
タ信号のサンプルされた部分およびその変形されたビツ
ト・カウントは、集められた型式でセクシヨンＢから周
波数ＦＯで送出される。次の引続くサンプル時間の間、
入力データ信号ストリームは、セクシヨンＢにおいて周
波数Ｆｎにてサンプルされ、セクシヨンＡに前に蓄積さ
れた入力データ信号およびカウントのサンプルされた部
分は、集められた型式でセクシヨンＡから周波数ＦＯで
送出される。その結果生じる出力信号は、単一の出力チ
ヤンネル上で出力周波数ＦＯとなつており、一連の可変
長ワード（各各の長さはＴＴＦＯ）から成り、各ワード
は一定ではあるがしかし必ずしも等長でない１〜Ｎ個の
一連の連続したサブ・フイールドＳＦｎと、１〜Ｎ個の
一連の連続した可変長データ・フイールドＤＦｎとから
成つており、ここで、ＴＴ＜Ｔｓであり、かつサンプル
時間Ｔｓの間に受取られる入力データ・ビツトの実際数
の関数である。ＴＴは、サンプル時間Ｔｓにおける一連
のＮ個のデータ・ストリームＤＦｎとそれらに関連する
ビツト・カウントもしくはサブ・フイールドＳＦｎを再
送信するのに要する実際の時間を表わす。実施例の説明 第１図を参照すると、本発明のデイジタル信号マルチプ
レクサ／コンセントレータ伝送システムのプロツク図が
示される。

伝送システム１０は、Ｎ個の別々の入カチヤンネル１な
いしＮを含み、各入カチヤンネル１ないしＮは、独特の
入力周波数Ｆｎにおける入力データ信号を受取る。この
場合、入力データ信号ストリームの周波数Ｆｎは、異な
らしめることができるが、各々は予定の最大および最小
ビツト速度をもたねばならない。また伝送システム１０
は、さらに１ないしＮ個のコンセントレータ１２，１３
，１４，１５および単一の出力チヤンネル２０を含む。
上記のコンセントレータ１２，１３，１４，１５の各々
は、各々の別々の入カチヤンネルと関連し、コントロー
ラ１６の制御を全て受ける。上記の単一出力チヤンネル
２０は、Ｎ個の入カチヤンネル上の受信人力データ・ビ
ツトおよびカウントされたビツト・カウント（ワード長
さ）を出力周波数ＦＯにて（この場合ＦＯ〉ΣＦｎ）任
意の時点に再送信する。各コンセントレータ１２，１３
，１４，１５は、異なる入力信号周波数、レベル、極性
などによつて要求されうる変化を除いて相互に似ており
、さらに２つの同様な第１および第２の半分のセクシヨ
ンＡおよびＢとステアリング（Ｓｔｅｅｒｉｎｇ）回路
を含む。このステアリング回路は、コントローラ１６の
制御を受けて、引続くサンプル時間Ｔｓの間、受信人力
データ・ビツトストリームをセクシヨンＡ（５Ｂとに交
互に且つ引続き振向ける。別々のＮ個の入カチヤンネル
からのＮ個の入力データ信号の全ては、それらの別々に
関連するコンセントレータに同時に且つ第１サンプル時
間１Ｔｓに供給される。それらは、それぞれ関連する第
１の半分のセクシヨンＡに振向けられる。この第１サン
プル時間１Ｔｓの間、入力データ・ビツトはカウントさ
れ、そこに蓄積されて、データ・フイールドＤＦｎを形
成する。このＤＦｎからサブ・フイールドＳＦｎが計算
される。サブ・フイールドＳＦｎは、データ・フイール
ドＤＦｎを構成する受信人力データ・ビツトの実際数と
、サンプル時間Ｔ８の間受信されることが予想される入
力データ・ビツトの最小数との間の差を表わす２進コー
ド数である。次のすなわち第２サンプル時間２Ｔｓにお
いて、同じ蓄積／カウント動作がコンセントレータ１２
，１３，１４，１５の第２半分セクシヨンＢの全てにお
いて同時に生じ、蓄積／カウント動作が引続くサンプル
時間Ｔｓの間にセクシヨンＡとＢとにおいて交互に引続
き繰返される。この次の引続くすなわち第２サンプル時
間２Ｔｓの間、すぐ前の第１サンプル時間１Ｔｓの間に
セクシヨンＡに蓄積される引続くデータ・フイールドＤ
Ｆｎおよび引続くサブ・フイールドＳＦｎは、出力周波
数ＦＯで集められた型式にて再送信するために単一出力
チヤンネルに引続き供給されるが、蓄積／カウント動作
はそれらの各々の入力周波数ＦｎにてセクシヨンＢにお
いて同時に生じる。したがつて、入力データ信号がコン
セントレータのセクシヨンＡにおいてサンプルされる間
、同じコンセントレータのセクシヨンＢに前に蓄積され
た入力データ信号のサンプルされた部分は、その集めら
れた型式にてセクシヨンＢから再送信されるが、次のサ
ンプル時間の間、入力データ信号は同じセクシヨンＢに
おいてサンプルされ、そして同じコンセントレータのセ
クシヨンＡに前に蓄積された入力データ信号のサンプル
された部分は、その集められた型式にてセクシヨンＡか
ら再送信される。その結果生じる出力信号は、単一出力
チヤンネル２０上の出力周波数ＦＯであり、一連の可変
長さワード（総計ＴＴＦＯビツト）から成る。この場合
、ＴＴは１つのサンプル周期Ｔｓに対するＮ個のチヤン
ネルの任意のΣサンプルの実際伝送時間である。各ワー
ドは、長さＫ１ないしＫＮ（７）Ｎ個の引続くサブ・フ
イールドＳＦｎと、長さＴｓＦ，ないしＴｓＦＮＯ）Ｎ
個の引続くデータ・フイールドから成る。この場合、Ｔ
Ｔ＜Ｔｓであり、サンプル時間Ｔｓの間受信される入力
データ・ビツトの実際数の関数である。Ｋ］−ないしＫ
Ｎは一定であるが、必ずしも入力信号ストリームに基づ
く等長の一定のサブ・フイールド長さではないことを注
目すべきである。Ｎ個の入カチヤンネルにおける入力デ
ータ信号が、最大の予想される総計の周波数の連続入力
データストリームから成るならば、データ・フイ一］
１ルドＤＦｎは、ΣＮ−ＤＦｎ＝
ΣＮＦＴｓ＝（ＦＯＴｓ）−（ΣＮＫ＋ＴＨ）に等しい
最大の総計の長さを有する。

ＴＨは、内部的な「ハウス卓−ピング」機能のための小
さな一定時間インターバルを表わす。もしも総計の入力
信号周波数の和が、入力周波数Ｆ１ないしＦＮのうちの
任意のもの又は全ての減少によつて、又は単一のＴｓ内
の動作のバースト（Ｂｕｒｓｔ）モード（オン、オフ、
オン、オフ等）への入カチヤンネル特性の１つ又は複数
による変化によつて総計の最大以下に低下するならば、
Σ青ＤＦｎ＝ΣＨＦ（Ｔｓ）く（ＦＯ）（Ｔｓ）−（Σ
ＮＫ＋Ｈ）（ＦＯ）であることを注目すべきである。全
ての状態の下でこの特定のサンプル時間に．ける入力デ
ータ・チヤンネルの平均周波数をＦｎ′が表わすとすれ
ば、ＤＦｎ＝（Ｆｎ●（Ｔｓ）である。データ・フイー
ルドＤＦｎにおけるデータ・ビツトの数の変化のため、
サブ・フイールドＳＦｎにおけるビツトの数は、不使用
ビツト位置がＯでもつてみたされるデータ・フイールド
ＤＦｎの既知の最小および最大長さによつて定められる
。そのサブ・フイールドＳＦｎは、関連するデータ・フ
イールドＤＦｎにおけるデータ・ビツトの実際数のデク
リメントされるビツト・カウントであり且つ一定長さで
なければならない、すなわち、各ＳＦｎＫｌないしＫＮ
に対するビツトの一定数でなければならない。割当てら
れるＳＦｎビツト・カウントは、最大人力データ・ワー
ド長さカウントより小さい最大人力データ・ワード長さ
を含む最小２進ワード長さであることを注目すべきであ
る。第２図を参照すると、第３図、第４図の時間一チヤ
ンネル関係からの単一出力チヤンネルにおいて組立てら
れ且つ伝送される出力ワード型式が例示されている。

Ｎ個の入カチヤンネル１ないしＮ（Ｎ＝４）のこの例示
において、任意の１つのサンプル時間Ｔｓに対する総計
出力ワード長さは、一定の総計に等しいが、必ずしも、
サブ・フイールドＳＦｎおよび可変長さデータ・フイー
ルドＤＦｎの総計ΣＳＦｎ＋ΣＤＦｎまたはΣＮＫｎ＋
ΣＮＦｎと等長でない。第４図を参照すると、サンプル
時間１Ｔｓ，２Ｔ８・・・５Ｔ８における第１図のＮ＝
４入カチヤンネル・システムの並列、同時の蓄積／カウ
ント動作および次の直列伝送動作の広い時間チヤンネル
関係を示す。

前記のように、入カチヤンネル１，２，３，４の各々に
おける入力データ信号の入力データ・ビツトは、別々の
同様な関連するコンセントレータ１２，１３，１４，１
５に並列に供給される。各コンセントレータは同様な半
分のセクシヨンＡおよびＢを有し、例えば、コンセント
レータ１２は第１の半分セクシヨンＡ１および第２の半
分セクシヨンＢ１を有する。別々の入カデータ信号スト
リームの全ては、関連するコンセントレータ１２，１３
，１４，１５に供給され、ステアリング（Ｓｔｅｅｒｉ
ｎｇ）ゲートによつて、第１サンプル時間１Ｔｓに関連
セクシヨンＡｌ，Ａ２，Ａ３，Ａ４に内部的に供給され
る。その第１サンプル時間に、入力データ・ビツトはカ
ウントされ、そこに蓄積されてデータ・フイールドＤＦ
ｎを形成する。データ・フイールドＤＦｎからサブ・フ
イールドＳＦｎが計算され、蓄積される。計算されるサ
ブ・フイールドＳＦｎは、データ・フイールドＤＦｎを
形成する受信人力データ・ビツトの実際数と、サンプル
時間Ｔｓの間受信されることが予想される入力データ・
ビツトの最小数との間の差を表わす２進コード数である
。任意のサンプル時間Ｔｓの間受信されることが予想さ
れる入力データ・ビツトの上記最小数は、Ｆｎ（最大）
Ｔｓに等しい入力データ・ビツトの最大数とＯとの間の
任意の数でありうるが、代表的には、入力データ・ビツ
トの最大数のそれの８／１０のオーダーにあることが予
想されうる。全サンプル時度Ｔ８にわたつて例えば時間
Ｔ。

からｔ１にわたる蓄積／カウント動作が第４図に領示さ
れるが、実際に受信され、カウントされ且つ蓄積される
入力データ・ビツトは、サンプル時間Ｔｓの時間長さに
比較して比較的短かい時間長さのバーストにおいて受信
されうる、しかしながら、蓄積／カウント動作は全サン
プル時間Ｔ８にわたり最大長さデータ・フイールドの受
信を許すことが可能であるように例示されることを理解
すべきである。時間ｔ１にサンプル時間１Ｔｓは終了し
、ステアリング（Ｓｔｅｅｒｉｎｇ）ゲートは、ｔ１か
らＴ２への次のすなわち第２サンプル時間２Ｔｓに、入
力データ・ビツトを関連セクシヨンＢｌ２Ｂ２，Ｂ３，
Ｂ４にゲートする０時間ｔ１に第１サンプル時間１Ｔｓ
が終０た直後に、短かいハウスキーピング時間ＴＨが設
けられ、その時間内に、サブ・フイールドＳＦｎが計算
され、コンセントレータの回路およびゲートの可能化お
よび必要な復号化が、それぞれのセクシヨンＡｌ，Ａ２
，Ａ３，Ａ４に蓄積されるデータ・フイールドＤＦｎお
よびサブ・フイールドＳＦｎを再送信する前に遂行され
る。

この短かい遅延時間の後、コントローラ１６は、コンセ
ントレータ１２，１３，１４．１５における伝送周波数
Ｆ。のクロツキング信号を選択的に可能にし、単一出カ
チヤンネル２０に一定長さのサブ・フイールドＳＦ，，
ＳＦ２，ＳＦ３，ＳＦ４を引続き再送信し、その時間後
に、可変長さデータ・フイールドＤＦｌ，ＤＦ２，ＤＦ
３，ＤＦ４（その長さはそれぞれ関連するサブ・フイー
ルドＳＦｌ，ＳＦ２，ＳＦ３，ＳＦ４における各ビツト
・カウントによつて指定される）が、第２図について前
述した型式にて単一出力チヤンネル２０に供給される。
データ・フイールドＤＦｎおよびそれらの各ビツト・カ
ウント・サブ・フイールドＳＦｎのこの再送信は、ｔ１
からＴ２までのようにハウスキーピング時間ＴＨほど短
かいサンプル時間Ｔ８」こわたり最大の時間長さとして
生じる。しかしながら、入カチヤンネル１，２，３，４
に゛おいて受信される入力データ・ビツトストリームの
任意のインターバルＴｓにおける個々の平均周波数の和
よりも大きい伝送周波数Ｆ。の選択のため、実際の伝送
時間ＴＴはサンプル時間Ｔｓよりも常に小さい。一例と
して、表Ａに示された数値を使用すると、伝送されるデ
ータ・フイールド・ビツトの実際の総数は９５００であ
るが、サブ・フイールド・ビツトの総数は３５であり、
全部で９５３５ビツトとなる。

１０６ボ一の伝送周波数においてこれは１．０×１０−
２秒のサンプル時間Ｔｓに比較して伝送時間ＴＴ９５３
５×１０−３秒すなわちＴＴ＝０．９５Ｔｓのみを要求
する。

この点において、】総計の最大ビツト速度ΣＮＦＮは、
出力周波数ＦＯを超えるが、総計の実際の周波数は超え
ないことを注意すべきである。

この状態において、簡単な時分割多重化方式は、表Ａに
ついて示された例におけるものよりも大きい出力チヤン
ネル容量を要求する。第４図について前述したように、
時間Ｔ。

において、各入カチヤンネル１，２，３，４上の別々の
Ｎ個の入力データ信号の入力データ・ビツトは、第１サ
ンプル時間１Ｔｓ（ＴＯからｔ１まで）にそれらの別々
に関連するセクシヨンＡｌ，Ａ２，Ａ３，Ａ４に同時に
供給される。そのサンプル時間１Ｔｓの間、データ・ビ
ツトはそこに蓄積され、データ・・フイールドＤＦｎを
形成し、カウントされてビツト・カウントを形成する。
そのビツト・カウントからサブ・フイールドＳＦｎが計
算され、次のハウスキーピング時間ＴＨの間蓄積される
。次のすなわち第２サンプル時間２Ｔｓに、チヤンネル
１，２，３，４におけるＮ入力データ信号のデータ・ビ
ツトのストリームは、時間Ｔ。

からｔ１までの第１サンプル時間１Ｔｓの間セクシヨン
Ａ，，Ａ２，Ａ３，Ａ４に生じた同じ蓄積／カウント動
作が、それぞれの関連するセクシヨンＢｌ，Ｂ２，Ｂ３
，Ｂ４において生じるように、それらの関連するセクシ
ヨンＡｌ，Ａ２，Ａ３，Ａ４からそれらの関連セクシヨ
ンＢｌ，Ｂ２，Ｂ３，Ｂ４にスイツチされる。この第２
サンプル時間の間、入力データ・ビツトがカウントされ
、そこに蓄積されて、 飼データ・フイールドＤＦｎを
形成する。そのＤＦｎからサブ・フイールドＳＦｎが計
算され、次のハウスキーピング時間Ｔ｝Ｉの間蓄積され
る。さらに、この次のすなわち時間ｔ１からＴ２までの
第２サンプル時間２Ｔｓの間、すぐ前の第１サンプル時
間 （１Ｔｓ（時間Ｔ。−ｔ１）の間セクシヨンＡ，，
Ａ２，Ａ３，Ａ４にそれぞれ蓄積されたデータ・フイー
ルドＤＦｌ，ＤＦ２，ＤＦ３，ＤＦ４およびサブ・フイ
ールドＳＦｌ，ＳＦ２，ＳＦ３，ＳＦ４は、ハウスキー
ピング時間Ｔ｝Ｉの後、第２図および第３図につ こい
て前述したように出力周波数Ｆ。における再送信のため
に単一出力チヤンネルに引続き供給される。時間Ｔ２ゝ
Ｔ３Ｐｔ３ゝＴ４Ｐｔ４ゝＴ５などにおけるような次の
引続くサンプル時間Ｔｓの間、蓄積 ｑ／カウント動作
がそれぞれのコンセントレータの１つのセクシヨン、例
えばコンセントレータ１２のセクシヨンＡ１において生
じるが、この周期の一部分の間、他の半分例えばセクシ
ヨンＢ１に前に蓄積されたデータ信号は、単一出力チヤ
ンネル上に送り出される。

したがつて、入力データ信号がセクシヨンＡｌ，Ａ２，
Ａ３，Ａ４においてサンプルされている間、セクシヨン
Ｂｌ，Ｂ２，Ｂ３，Ｂ４に前に蓄積された入力データ信
号のサンプル部分は、セクシヨンＢｌ，Ｂ２，Ｂ３，Ｂ
４から再送信されつつあり、かつ、次のサンプル時間の
間、セクシヨンＢ，，Ｂ２，Ｂ３，Ｂ４においてサンプ
ルされる入力データ信号およびセクシヨンＡｌ，Ａ２，
Ａ３，Ａ４に前に蓄積された入力データ信号のサンプル
された部分が、セクシヨンＡｌ，Ａ２，Ａ３，Ａ４から
再送信される。その結果生じる出力信号は、単一出力チ
ヤンネルにおける出力周波数Ｆ。であり、かつ第２図の
出力データ・ワードの直列伝送から成り、時間ｔ１〜Ｔ
２の間［トランスミツトＡ」、時間Ｔ２〜Ｔ３の間「ト
ランスミツトＢ」、時間Ｔ３〜Ｔ４の間「トランスミツ
トＡ」、時間Ｔ４〜Ｔ５の間「トランスミツトＢ」等と
記される。第５図を参照すると、第１図のコンセントレ
ータ１２のプロツク図が示される。コンセントレータ１
２，１３，１４，１５は実質的には同じデザインである
。前述のように、コンセントレータ１２は、２つの同様
な半分のセクシヨンＡ１およびＢ１とステアリング・ゲ
ート５０から成り、そのステアリング（Ｓｔｅｅｒｉｎ
ｇ）ゲート５０は、弓続くサンプル時間Ｔｓの間、入カ
チヤンネル１における入力データ信号を形成する入力デ
ータ・ビツトをセクシヨンＡｌ，Ｂｌ，Ａｌ，Ｂｌ等に
引続き供給する。第４図の拡張および詳細なタイミング
図として第３図を使用し且つコンセントレータ１２，１
３，１４，１５の動作の例として第５図のコンセントレ
ータ１２を使用し、情報がコンセントレータ１２，１３
，１４，１５に著積されてなかつたと仮定しよう。

時間Ｔ。にスタートし、ステアリング・ゲート５０は、
線路５２を経て、コントローラ１６からのエネーブル信
号５４によつて作動される。コントローラ１６は、入カ
チヤンネル１における受信人力データ・ビツトをコンセ
ントレータ１２のセクシヨンＡ１に導く。データ・ケー
ブル５６Ａおよび５８Ａによつて、入力データ・ビツト
はシフト・レジスタ６０Ａに供給され、全データ・ビツ
トはカウンタ６２Ａにおいてカウントされる。シフト・
レジスタ６０Ａにおいて、データ・フイールドＤＦｌの
データ・ビツトは、サンプル時間１ＴＳに左から右に直
列シフトされるビツトであり、受信されるデータ・ビツ
トの数は、シフト・レジスタ６０Ａに蓄積されるデータ
・ビツトの右最上位ビツト位置を確立する。時間ｔ１に
、ゲート６４Ａは、コントローラ１６によつて導通状態
される。

カウンタ６２Ａに保持される最終ビツト・カウントが、
並列にシフトレジスタ６６Ａ、デコーダ６８Ａおよびカ
ウンタ７０Ａに入る。シフト・レジスタ６６Ａにおいて
、最終ビツト・カウントは、予想される最小人力データ
・ワードの長さによつてデクリメントされデクリメント
量レジスタ７２Ａを使用する。ハウスキーピング信号７
４によつて表示される時間の後デクリメントされた最終
ビツト・カウントから、シフト・レジスタ６６Ａは、サ
ブ・フイールドＳＦｌを定める２進コード・ビツトを含
む。ハウスキーピング信号７４によつて表示される時間
の間、デコーダ６８Ａはビツト・カウントを復号化し、
第１入力線路７６Ａ、第２入力線路７７Ａ上の１シフト
・レジスタ６８Ａ出力ゲート７５Ａを導通状態にする。
上記第２入力線路７７Ａはシフト・レジスタ６０Ａの段
階に接続される。このレジスタ６０Ａに、最初に受信さ
れたすなわちデータ・フイールドＤＦｌの右最上位デー
タ・ビツトが蓄積される。ハウジング信号７４の間デコ
ーダ６８Ａによるビツト・カウントの復号化の完了後、
コントローラ１６からのエネーブル信号８０は、サブ・
フイールド・ゲート８４Ａの線路８２Ａに供給され、そ
れによ゛つてサブ・フイールドＳＦｌのビツトは、線路
８６Ａに直列的に供給され、それから周波数Ｆ。で出力
データ・バス１８を経て単一出力チヤンネル２０に供給
される。第３図に示すように、同様な動作が、コントロ
ーラ１６からの引続く、一定な、しかし必ずしも等長で
ないエネーブル信号８０ａ，８０ｂ，８０ｃによつて示
されるようにコンセントレータ１３，１４，１５の部分
Ａ２，Ａ３，Ａ４において連続的に遂行される。エネー
ブル信号８０ｃの終了にあたり、コントローラ１６から
のエネーブル信号８８は、線路９２Ａによつてデータ・
フイールド・ゲート９０Ａに供給される。

ゲート９０Ａはカウンタ７０Ａをそこに保持されたビツ
ト・カウントからカウントダウンするためにトリガし、
線路９４Ａを径てシフト・レジスタ６０Ａをトリガし、
データ・フイールドＤＦｌのビツトを周波数Ｆ。で出力
データ・バス１８および線路９６Ａを径て出力チヤンネ
ル２０に直列的に供給する。全てのデータ・ビツトは、
デコーダ６８Ａによつて導通状態にされるシフト・レジ
スタ出力ゲート７５Ａを直列に通過する。カウンタ７０
ＡがＯにカウント・ダウンするとき、それはエネーブル
信号８８ａを発生する。そのエネーブル信号８８ａは、
線路９８Ａを径てシフト・レジスタ出力ゲート１００Ａ
・・・７５Ａ・・・１０２Ａを非導通状態にする。エネ
ーブル信号８８ａはまた線路１０４Ａを径て次のコンセ
ントレータ１３に接続される。コンセントレータ１３の
部分Ａ２における同様に位置されるゲート９０Ａにおけ
るエネーブル信号８８ａは、そこにおいて同様な機能を
遂行し、データ・フイールドＤＦ２を出力データ・バス
１８に直列に接続する。データ・フイールドＤＦ２，Ｄ
Ｆ３，ＤＦ４の連続的な接続は、エネープリング信号８
８ａ，８８ｂ，８８ｃの制御のもとにコンセントレータ
１３．１４，１５のセクシヨンＡ２，Ａ３，Ａ４におい
てそれぞれ生じる。したがつて、可変伝送時間ＴＴの終
りに、サブ・フイールドＳＦｌ，ＳＦ２，ＳＦ３，ＳＦ
４およびデータ・フイールドＤＦｌ，ＤＦ２，ＤＦ３，
ＤＦ４は、第２図について前述した情報型式にて出力周
波数Ｆ。で単一出力チヤンネル２０に直列的に供給され
る。時間ｔ１にスタートし、ステアリング・ゲート５０
は、線路５２を径てコントローラ１６からのエネーブル
信号１１２によつて作動される。

コントローラ１６は、入カチヤンネル１上の受信人力デ
ータ・ビツトをコンセントレータ１２の部分Ｂ，に導く
。データ・ケーブル５６Ｂおよび５８Ｂによつて、入力
データ・ビツトはシフト・レジスタ６０Ｂに供給され、
全てのデータ・ビツトはビツト・カウンタ６２Ｂにおい
てカウントされる。シフト・レジスタ６０Ｂにおいて、
データ・フイールドＤＦｌのデータ・ビツトは、サンプ
ル時間２Ｔｓに左から右に直列シフトされるビツトであ
る。受信データ・ビツトの数は、シフト・レジスタ６０
Ｂに蓄積される右最上位ビツト位置を確立する。時間Ｔ
２に、ゲート６４Ｂはコントローラ１６によつて導通状
態にされる。

それでカウンタ６２Ｂに保持された最終ビツト・カウン
トは、シフト・レジスタ６６Ｂ、デコーダ６８Ｂおよび
カウンタ７０Ｂに並列に入る。シフト・レジスタ６６Ｂ
において、最終ビツト・カウントは、予想される最小人
力データ・ワードの長さによつてデクリメントされ、デ
クリメント量レジスタ７２Ｂを使用する。シフト・レジ
スタ６６Ｂは、ハウスキーピング信号１１６によつて表
示される時間の後、デクリメントされた最終ビツト・カ
ウントから、サブ・フイールドＳＦｌを定める２進コー
ド・ビツトを含む。ハウスキーピング信号１１６によつ
て表示される時間の間、デコーダ６８Ｂはビツト・カウ
ントを復号化し、第１入力線路７６Ｂ、第２入力線路７
７Ｂ上の１シフト・レジスタ６８Ｂ出力ゲート７５Ｂを
導通状態にする。第２入力線路７７Ｂは、シフト・レジ
スタ６０Ｂの段階に接続される。そのレジスタ６０Ｂに
は、データ・フイールドＤＦｌの第１受信すなわち右最
上位データ・ビツトが蓄積される。ハウスキーピング信
号１１６の間デコーダ６８Ｂによるビツト・カウントの
復号化の完了後、コントローラ１６からのエネーブル信
号１１８は、サブ・フイールド・ゲート８４Ｂの線路８
２Ｂに供給され、それによつてサブ・フイールドＳＦｌ
のビツトは線路８６Ｂに直列に供給され、それから周波
数Ｆ。にて出力データ・バス１８を径て単一出力チヤン
ネル２０に供給される。第３図に示すように、同様な動
作が、コントローラ１６からの引続く、一定な、しかし
必ずしも等長でないエネーブル信号１１８ａ，１１８ｂ
，１１８ｃによつてそれぞれ示されるようにコンセント
レータ１３，１４，１５のセクシヨンＡ２，Ａ３，Ａ４
において連続的に行なわれる。エネーブル信号１１８ｃ
の終了に際し、コントローラ１６からのエネーブル信号
１２０は、線路９２Ｂによつてデータ・フイールド・ゲ
ート９０Ｂに供給される。

ゲート９０Ｂは、カウンタ７０Ｂをトリガし、そこに保
持されたビツト・カウントからカウント・ダウンさせ、
線路９４Ｂを経てシフト・レジスタ６０Ｂをトリガし、
データ・フイールドＤＦ，のビツトを線路９６Ｂおよび
出力データ・バス１８を径て周波数Ｆ。にて出力チヤン
ネル２０に直列的に供給する。全てのデータ・ビツトは
、デコーダ６８Ｂによつて導通状態にされるシフト・レ
ジスタ出力ゲート７５Ｂを直列に通過する。カウンタ７
０Ｂが０にカウント・ダウンするとき、それはエネーブ
ル信号１２０ａを発生する。その信号１２０ａは、線路
９８Ｂを経てシフト・レジスタ出力ゲート１００Ｂ・・
・７５Ｂ・・・１０２Ｂを非導通状態にする。エネーブ
ル信号１２０ａはまた線路１０４Ｂを経て次のコンセン
トレータ１３に供給される。コンセントレータ１３の部
分Ａ２における同様な配置のゲート９０Ｂでのエネーブ
ル信号１２０ａは、そこにおいて同様な機能を遂行し、
データ・フイールドＤＦ２を出力データ・バス１８に直
列に供給する。データ・フイールドＤＦ２，ＤＦ３，Ｄ
Ｆ４の引続く供給は、エネーブル信号１２０ａ，１２０
ｂ，１２０ｃの制御のもとにそれぞれセクシヨンＢ２，
Ｂ３，Ｂ４において生じる。したがつて、可変伝送時間
ＴＴの終りに、サブ・フイールドＳＦｌ，ＳＦ２，ＳＦ
３，ＳＦ４およびデータ・フイールドＤＦｌ，ＤＦ２，
ＤＦ３，ＤＦ４は、特に第２図について前記した情報型
式において出力周波数Ｆ。にて単一出力チヤンネル２０
に直列に供給された。時間Ｔ２にスタートして、ステア
リング・ゲート５０は、線路５２を径てコントローラ１
６からのエネーブル信号１２６によつて作動される。コ
ントローラ１６は、入カチヤンネル１における受信人力
データ・ビツトをコンセントレータ１２のセクシヨンＡ
１に導く。データ・ケーブル５６Ａおよび５８Ａによつ
て、入力データ・ビツトはシフト・レジスタ６０Ａに供
給され、全てのデータ・ビツトはビツト・カウンタ６２
Ａにおいてそれぞれカウントされる。シフト・レジスタ
６０Ａにおいて、データ・フイールドＤＦｌのデータ・
ビツトは、サンプル時間３Ｔ８に左から右に直列にシフ
トされるビツトである。受信されるデータ・ビツトの数
は、シフト・レジスタ６０Ａに蓄積されるデータ・ビツ
トの右最上位ビツト位置を確立する。これらの並列なＡ
蓄積／カウント、Ｂ伝送およびＢ蓄積／カウント、Ａ伝
送動作は、第４図について一般的に説明したような方法
で続けられる。

【図面の簡単な説明】

第１図は本発明のデイジタル信号マルチプレクサ／コン
セントレータ伝送システムのデイジタル信号のプロツク
図、４入カチヤンネルとして図示されるが、これは単な
る例示であり、入カチヤンネルの数は制限されない、第
２図は第１図のシステムの単一出力チヤンネルにおいて
伝送される情報型式の例示、第３図は４入カチヤンネル
・システムにおける並列サンプル計算動作と直列伝送動
作の時間チヤンネル・タイミング関係を図示し、第４図
は第３図の動作の時間チヤンネル・タイミング関係のも
つと一般化されたものであり、第５図は第１図のコンセ
ントレータの１つのプロツク図である。 符号説明、１，２，３，４・・・・・・入カチヤンネル
、１０・・・・・・伝送システム、１２，１３，１４，
１５・・・・・・コンセントレータ、１６・・・・・・
コントローラ、１８・・・・・・データ・バス、２０・
・・・・・出力チヤンネル、５０・・・・・・ゲート、
５２・・・・・・線路、５６Ａ・・・・・・線路、５８
Ｂ・・・・・・線路、６０Ａ・・・・・・シフト・レジ
スタ、６２Ａ・・・・・・カウンタ、６４Ａ・・・・・
・ゲート、６６Ａ・・・・・・ＳＦｌ発生器、６８Ａ・
・・・・・デコーダ、７０Ａ・・・・・・カウンタ、７
２Ａ・・・・・・レジスタ、７５Ａ・・・・・・ゲート
、７６Ａ・・・・・・線路、７７Ａ・・・・・・線路、
８２Ａ・・・・・・線路、８４Ａ・・・・・・ゲート、
８６Ａ・・・・・・線路、９０Ａ・・・・・・ゲート、
９４Ａ・・・・・・線路、９６Ａ・・・・・・線路、９
８Ａ・・・・・・線路、１００Ａ・・・・・・ゲート、
１０２Ａ・・・・・・ゲート、１０４Ａ・・・・・・線
路。

Claims (1)

1. 【特許請求の範囲】 １ データ・ビットを入力チャンネルかコンセントレー
   タの二つの半分のセクションの一方または他方に交互に
   振向けるステアリング手段を有し、入力チャンネルから
   データ・ビットがコンセントレータの他方のセクション
   に振向けられている間に、蓄積されたデータ・ビットを
   コンセントレータの各半分のセクションから出力チャン
   ネルに供給する手段を有する下記を特徴とするディジタ
   ル信号コンセントレータ／マルチプレクサ、一定の引続
   くサンプル時間の間にビットが上記コンセントレータの
   半分のセクションに振向けられ、上記コンセントレータ
   の各半分のセクションは一サンプル時間の間に入力チャ
   ンネルから受信されるべく予想される最大ビット数を蓄
   積するのに充分な容量を有するデータ蓄積手段を有し、
   上記コンセントレータは、そのサンプル時間の間に蓄積
   されたビットのためのカウントと、最大の予定ビット・
   カウントによつて減少されたデータ・ビット・カウント
   の２進コード化表示を含む固定長のサブ・フィールドを
   形成する手段と、入力チャンネルからデータ・ビットが
   コンセントレータの他の半分のセクションに振向けられ
   ている間に固定長のサブ・フールドのビットと蓄積され
   たデータ・ビットとをコンセントレータの一つの半分の
   セクションから出力チャンネルに供給する手段と、を有
   すること。 ２ データ・ビットの蓄積手段がシフト・レジスタを有
   し、実際のビット・カウントがダウンカウントとデコー
   ダとに投入され、上記デコーダからの出力はシフト・レ
   ジスタの対応するステージに接続された対応するゲート
   を導通状態にし、それによつてデータ・ビットがシフト
   ・レジスタから出力チャンネルに上記ダウン・カウント
   の制御の下に引続いてゲートされることを更に特徴とす
   る特許請求の範囲第１項記載のディジタル信号コンセン
   トレータ／マルチプレクサ。 ３ 複数のコンセントレータを有し、各コンセントレー
   タ用の入力チャンネルと、単一の出力チャンネルとは制
   御手段と共に上記コンセントレータの動作を制御するよ
   う配列されており、それにより全ての一サンプル時間の
   間に各コンセントレータの一つの半分のセクションがそ
   の入力チャンネル上に到来するビットを蓄積し且つカウ
   ントし、他の半分のセクションがその入力チャンネルに
   到来するビットを蓄積し且つカウントする間に、次に引
   続くサンプル時間の間に各コンセントレータの上記半分
   のセクションが引続いてそのサブフィールド・ビットを
   転送し、ついでその蓄積されたデータ・ビットを転送す
   ることを特徴とする特許請求の範囲第１項又は第２項記
   載のディジタル信号コンセントレータ／マルチプレクサ
   。 ４ 各コンセントレータの半分のセクションに於て、デ
   ータ・ビット用のデータ蓄積手段がシフト・レジスタを
   含み、実際のビット・カウントがダウン・カウントに投
   入され、データ・ビットはダウン・カウントの制御の下
   にシフト・レジスタからゲートされることにより転送さ
   れ、ダウン・カウントがコンセントレータの半分のセク
   ションからの最終データ・ビットの移送時にゼロに達し
   たとき、ダウン・カウントは次のコンセントレータの対
   応する半分のセクション信号を転送して、その蓄積され
   たデータ・ビットの転送を開始することを更に特徴とす
   る特許請求の範囲第３項記載のディジタル信号コンセン
   トレータ／マルチプレクサ。