SU1241504A1 - Многоканальна система с дельта-модул цией - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - повышение пропускной способности. Устройство содержит на передающей стороне генератор тактовых импульсов I, формирователь серии импульсов (ФСИ) 2, кодер номера канала (КИК) 3, дешифратор (Д) 4, блок временного уплотнени  5 и передающие узлы 6, на приемной стороне блок временного разделени  20, Д 21 и приемные узлы 22, а также линию св зи 19. Цель достигаетс  введением ФСИ 2, КНК 3 и Д 4 и 21, а также выполнением каждого передающего узла 6 из дельта-кодера 7, четырех элементов И 8, 12, 15 и 16, двух регистров сдвига 9 и 14, линии задержки 10, блока определени скорости входного сигнала 11, блока определени  изменени  скорости входного сигнала 13, запоминающего блока 1 7 и блока изменени  приоритета 18, а каждого приемного узла 22 - из двух элементов И 23 и 25j регистра сдвига 24, элемента ИЖ 26 и дельта- декодера 27. 1 ил. § СО BtiX.f 8Ы11.Х

Description

Изобретение относитс  к радиотехнике , а именно к многоканальным системам св зи с дельта-модул цией.

Целью изобретени   вл етс  повьппе- ние пропускной способности.

На чертеже показана многоканальна  система с дельта-модул цией.

Многоканальна  система с дельта- модул цией содержит на передающей стороне генератор 1 тактовых импульсов , формирователь 2 серии Импульсов, кодер 3 номера канала, дешифратор А, блока 5 временного уплотнени , пере- даншще узлы 6-1 - 6-Kf состо щие из дельта-кодера 7, первого элемента И 8, первого регистра 9 сдвига, линии 10 задержки, блока 11 определени  скорости входного сигнала, второго элемента И 12, блока 13 опредесов передачи поступает на вход второго регистра 14 сдвига и хранитс  в нем до поступлени  новой серии импульсов ,,

5 Одновременно с поступлением разрешающего сигнала на вход первого эле мента И 8 этот же сигнал разрешает прохождение на вход блока 13 определени  изменени  скорости входного 16 сигнала выходного сигнала блока 11 определени  скорости входного сигнала текущей серии импульсов передачи через второй элемент И 12. Блок 13 определени  изменени  скорости входно t5 го сигнсша сравнивает значени  и знаки скорости входного сигнала текущей серии импуЛьсов передачи со значением и знаком скорости входного сигнала, хран щимс  в запоминающем блоке 17.

30

лени  изменени  скорости входного сиг-20 Изменение скорости входных сигналов нала, второго регистра 14 сдвига, рассматриваетс  за промежуток време- третьего 15 и четвертого 16 элемен- между соседними сери ми импульсов тов И, запоминающего блока 17 и блока 18 изменени  приоритета. Система содержит линию 19 св зи, соедин ющую передающую и приемную стороны.

На приемной стороне система содержит блок 20 временного разделени , дешифратор 21 номера канала приемной части, приемные узлы 22-1 - 22-к, каждьй из которых содержит п тьш элемент И 23, третий регистр 24 сдвига, шестой элемент И 25, элемент ИЛИ 26 и дельта-декодер 27. . Предлагаема  многоканальна  систе- 35 ма с дельта-модул цией работает следующим образом.

На передающей стороне входные аналоговые сигналы преобразуютс  в цифровую форму дельта-кодерами 7 каждого передающего узла 6-1 - 6-к, которые синхронизируютс  последовательностью импульсов, вырабатываемой общим дл  передающей части генератором 1 тактовых импульсов.

Дельта-поток с выхода дельта-кодера 7 поступает одновременно на вход первого регистра 9 сдвига и блока 11 определени  скорости входного сигнала . Текущее значение дельта-потока фиксируетс  в первом регистре 9 сдвига , и по поступлении разрешающего сигнала на вход первого.элемента И 8 с выхода общего дл  передающей части формировател  2 серии импульсов формируетс  канальна  сери  импульсов передачи, состо ща  из 1 оследних импульсов дельта-потока. Сери  импуль40

передачр.

С выхода блока 13 определени  из25 менени  скорости входного сигнала сигнал, определ ющий величину и знак разности скоростей входного сигнала, поступает на вход блока 18 изменени  приоритета каждого канала. В каждом канале сигнал с выхода блока 18 изменени  приоритета поступает на канальный вход кодера 3 номера канала. Здесь формируетс  в форме двоичной последовательности номер канала, в котором изменение скорости входного сигнала на данном сегменте передачи наибольшее по сравнению с аналогичными изменени ми скоростей входных сигналов остальных каналов. Сигнал с выхода кодера 3 номера канала поступает на адресный вход блока 5 временного уплотнени  и одновременно на вход дешифратора 4. С выхода дешифратора 4, соответствующего определенному каналу, сигнал управлени  поступает на вторые входы третьего 15 и четвертого 16 элементов И, обеспечива  прохождение серии импульсов передачи данного

30 канала на соответствующими вход блока 5 временного уплотнени  и запись в канальном запоминающем блоке 17 значений величины и знака скорости входного сигнала с второго выхода блока 11 определени  скорости входного сигнала. По истечении иремени, необходимого дл  нормальной работы, на вход шины Сброс блокл 11 огтре45

S5

41504 . 2

сов передачи поступает на вход второго регистра 14 сдвига и хранитс  в нем до поступлени  новой серии импульсов ,,

5 Одновременно с поступлением разрешающего сигнала на вход первого элемента И 8 этот же сигнал разрешает прохождение на вход блока 13 определени  изменени  скорости входного 16 сигнала выходного сигнала блока 11 определени  скорости входного сигнала текущей серии импульсов передачи через второй элемент И 12. Блок 13 определени  изменени  скорости входно- t5 го сигнсша сравнивает значени  и знаки скорости входного сигнала текущей серии импуЛьсов передачи со значением и знаком скорости входного сигнала, хран щимс  в запоминающем блоке 17.

30

20 Изменение скорости входных сигналов рассматриваетс  за промежуток време- между соседними сери ми импульсов

35

40

передачр.

С выхода блока 13 определени  из25 менени  скорости входного сигнала сигнал, определ ющий величину и знак разности скоростей входного сигнала, поступает на вход блока 18 изменени  приоритета каждого канала. В каждом канале сигнал с выхода блока 18 изменени  приоритета поступает на канальный вход кодера 3 номера канала. Здесь формируетс  в форме двоичной последовательности номер канала, в котором изменение скорости входного сигнала на данном сегменте передачи наибольшее по сравнению с аналогичными изменени ми скоростей входных сигналов остальных каналов. Сигнал с выхода кодера 3 номера канала поступает на адресный вход блока 5 временного уплотнени  и одновременно на вход дешифратора 4. С выхода дешифратора 4, соответствующего определенному каналу, сигнал управлени  поступает на вторые входы третьего 15 и четвертого 16 элементов И, обеспечива  прохождение серии импульсов передачи данного

30 канала на соответствующими вход блока 5 временного уплотнени  и запись в канальном запоминающем блоке 17 значений величины и знака скорости входного сигнала с второго выхода блока 11 определени  скорости входного сигнала. По истечении иремени, необходимого дл  нормальной работы, на вход шины Сброс блокл 11 огтре45

S5

31

делени  скорости входного сигнала поступает сигнал с выхода линии 10 задержки, устанавливающий в исходное состо ние блок 11 определени  скорости входного сигнала на передающей стороне.

Сформированный в блоке 5 временного уплотнени  линейный сигнал передаетс  по линии 19 св зи.

На приемной стороне устройства линейный сигнал поступает из линии 19 св зи на вход блока 20 временного разделени , который обеспечивает прием и коммутацию адресной части линейного сигнала на вход дешифратора 21 приемной части, а информационной части - на объединенные первые входы п тых элементов И 23 всех каналов. На выходе дешифратора 21 номера канала формируетс  сигнал, поступающий одновременно на вторые входы п того элемента И 23, шестого элемента И 25 того канала, чей адрес содержал линейный сигнал. Этот управл юпщй сигнал с выхода дешифратора 21 номера канала запрещает прохождение на вход дельта-декодера 27 серии импульсов передачи, хран щейс  в третьем регистре 24 сдвига, и разрешает прохождение серии импульсов передачи, прин той с линии св зи, на вход Дельта-декодера 27 и одновременно на вход третьего регистра сдвига 24, где она записываетс  и хранитс  до прихода с линии 19 св зи новой серии импульсов передачи данного канала.

С остальных выходов дешифратора 21 номера канала поступает инверсный управл ющий сигнал, который обеспечивает прохо даение на вход дельта-деко- дера 27 серии импульсов передачи, хран щейс  в третьем регистре 24 сдвига.

Дельта-декодер 27 из серии импульсов передачи, поступающих с линии 19 св зи и выхода третьего регистра 24 сдвига, восстанавливает аналоговый сигнал, которьш поступает на вход дельта-кодера 7.

Работа устройства передачи и приема информационных сигналов осуществ- л етс  аналогично.

Claims (1)

1. Формула изобретени  Многоканальна  система с дельта

   модул цией, содержаща  на передающей стороне блок временного уплотнени , генератор тактовых импульсов, k пере

   з

   5 0 5 о

   Q

   ,j

   5

   5

   504 4

   дающих узлов, каждый из которых содержит дельта-кодер, первые входы которых  вл ютс  входами системы, а вторые входы объединены и подключены к выходу генератора тактовых импульсов , на приемной стороне блок временного разделени , k приемных узлов, каждый из которых содержит дельта- декодер, отличающа с  тем, что, с целью повьш1ени  пропускной способности, на передающей стороне в нее введены формирователь серии импульсов, кодер номера канала дешифратор, а в каждый передающий узел введены первый элемент И, лини  задержки и второй элемент И, первые входы которых объединены и соединены с выходом формировател  серии импульсов , первый регистр сдвига и блок определени  скорости входного сигнала , первые входы которых объединены и соединены с выходом дельта.-кодера, при этом выход первого регистра сдвига подключен к второму входу первого элемента И, выход которого подключен к входу введенного второго регистра сдвига, выход которого подключен к первому входу вве-. денного третьего элемента И, выход которого подключен к соответствующему входу блока временного уплотнени , выход линии задержки подключен к второму входу блока определени  скорости входного сигнала, выход которого подключен к второму элементу И, выход которого подключен к первому входу введенного блока определени  изменени  скорости входного сигнала, выход которого подключен к входу введенного блока изменени  приоритета, выход которого подключен к соответствующему входу кодера номера канала, выход которого подключен к адресному входу блока временного уплотнени  и входу дешифратора, соответствующий выход которого соединен с объединенными вторыми входами третьего элемента И и введенного четвертого элемента И, первый вход которого соединен с выходом блока определени  скорости входного сигнала, а выход подключен к входу введенного запоминающего блока, выход которого подключен к второму входу блока определени  изменени  скорости входного сигнала, а на приемной стороне введен дешифратор, а в каждый приемный узел введены п тый элемент И, пер512415046

   вый вход которого соединен с выходом элемента И, второй вход которого блока временного разделени , третий объединен с вторым входом п того регистр сдвига, элемент ИЛИ, первые элемента И и подключен к соответствходы которых объединены и соединеныj вующему выходудешифратора,выход шесто- с выходом п того элемента И, выход го злементаИ подключенк второмувходу третьего регистра сдвига подключен элемента ИЛИ,выход.которогоподключен к первому входу введенного шестого к входудельта-декодера.