SU1453607A1 - Многоканальна цифрова система св зи - Google Patents

Abstract

Изобретение относитс  к электросв зи . Цель изобретени  - обеспечение возможности функционировани  системы с изменением скорости считывани  передаваемых и принимаемых сигналов . Многоканальна  цифрова  система св зи содержит передающий групповой блок I, приемный групповой блок 2, передающие индивидуальные блоки 3, приемные индиввдуальные блоки 4, блоки переключени  (БП) 5, блок управлени  (БУ) 6, приемник 7 команд и г-ры 8 и 9 тактовой частоты. Цель достигаетс  введением БП 5, обеспечивающих согласованную работу передающей и приемной частей системы св зи, а- также введением БУ 6 и приемника 7, устанавливающих скорость передачи и приема цифровых сигналов через каждый передающий 3 и приемный 4 индивидуальные блоки. 2 з.п.ф-лы, р 3 ил. (С ш

Description

4

on

САд ф

Изобретение относитс  к электросв зи , в частности к сио,темам многоканальной св зи.

Цепь изобретени  - обеспечение; возможности функционт-::ровани  системы с изменб1Нием скорссти считывани  передаваемых и принижаемых; сигналов

На фиг,, 1 предствЕ.гсена структурна  эпект:р1-1ческа  схема многоканальной цифровой системы св зи; на фиг, 2 - структурНЕ.  злектрическа схема блока управпенн ; на фиг, 3 - структурна  электриче:С-.ка  схема приемника команд.

Многоканальна  цис})рова  система св зи (фиг, 1) содеркит передаюш.ий групповой блок 15 приемньш группово блок 2, передающие и - цивидуальнь е блоки 3 f (п 1 э 2 5 3 3 , , ,) S приемнь ;е индивид/уальные блоки i(n 1,2,3. . первый блок 5 перек1 К1чени , второй блок 52 переключени , блок 6 управлени , приемник 7 ., первый ге нератор 8 тактовой частоты, второй генератор 9 тактовой частоты.

Блок управлени  (фиг. 2) содержит счетчра : И), деш:иф атор П , ключевой блок 2, К зле 1йнтов И 13); (К 1 + Clog,,n)s элемент ИЛИ 1 .

Приемник команд (диг. 3) содер- 7КИТ регистр 15, дй-литаль 6э К зле- ментов И 17 ,, (К 1 -i- ), К триггеров 18к (К i- ) ,

Многоканальна  ц тфоова  система св зи работает следу10 цкм образом,

Последоватетшнссти цифровькс информационных сигна, поступают по соединительным лини м на 1 1нформаци- онные входы передающ: к ш-1дивиду.аль ньк блоков 3 , в которьк сигналы задерживаютс  на опр еделенное врем  и восстанавливаетс  {-к форма. Сигналы со всех перЕщающкк инцршидуальных блоков 3|-, в передающш групповой блок 15 который обеспечивает 5-LX временное об-.единение, распределение по циклам Л передачу по групповому тракту (каналу св зи) в приемный групповой бл1эк 2, Прин тые сигналы Е приемном rjjynnoBOM блоке 2 фазирз.тотс , перегруппировываютс  и передаютс  Б пркемн ые индивидуальные блоки 4 f,, в кото)5ых они задерживаютс , преобраэутот с  дл  передачи по соединителъньс лини м, и выдаютс  на инфор1мацион::-1Ь е выходы,. Набором к.гпочгй в клточе1зок блоке 2 блока б управлени  ус ганавливаетс 

10

15

20

25

30

35

40

45

50

55

скорость передачи (приема) цифровых сигналов через ка удый передающий индивидуальный блок 3(, и приемный индивидуальный блок 4 . Это происходит следующим образом. На первых выходах блока 6 управлени , в зависимости от положени  ключей, по вл етс  посто нна  комбинаци  управл ющих сигналов , котора  поступает на вторые входы первого блока 5 переключени . На первые входы блока 5;, переключени  поступают тактовые импульсы от передающего группового блока 1, которые в зависимости от состо ;{и  переключателей в блоке 5f переключени , определ емого указанной комбинацией управл ющих сигналов, передаютс  в передающие индивидуа.,тъные блоки 3.

Комбинаци  управл ющих сигналов в блоке 6 управлени  с выходов ключевого блока 12 поступает также на первые входы элементов И 13, на вторые входы которых поочередно поступают с выходов дешифратора 11, управл емого счетчиком 10, открывающие их импульсы. С выходов элементов И 1 31 через элемент ИЛИ 14 на второй выход блока 6 управлени  выдаетс  последовательность импульсов, соответствующа  комбинации управл ющих сигналов. Эта последовательность поступает на информационный вход передающего индивидуального блока 3 и передаетс  через приемный индивидуальный блок 4, на первый вход приемни :а 7 команд на первый вход последовательно-параллельного регистра 15). Как только в приемник, 7 коман-д поступит пакет из 2 импульсов , соответствующий полной комбинации управл ющих сигналов, с делител  16 (делитель на 2f,) поступает на все элементы И 1 7 , открьгаающий их потенциал. Импульсы поступают на первые входы триггеров 1 8 ц. и устанавливают их в положени , при которых на выходах триггеров образуетс  комбинаци  управл ющи}; импульсов, ана- /логична  комбинации на первых выходах блока 6 управлени , Эта комбинаци  поступает на вторые входы блока 5 переключени , обеспечива  согласованную работу передающей и приемной частей многоканальной цифровой системы св зи. Сброс триггеров 8| в приемнике 7 команд обеспечиваетс  импульсами с выхода делител  16, а согласованна  работа блока 6 управлени  и

приемника 7 команд обеспечиваетс  за счет подачи на вход блока 6 управлв ни  и вход приемника 7 команд нцен- тичных тактовых импульсных последовательностей , определ емых положением ключей в ключевом блоке 12.

Claims (3)

1. Многоканальна  цифрова  система св зи, содержаща  передающий и приемный групповые блоки, п передаю щих и п приемньк индивидуальных блоков , причем выходы передающих индивидуальных блоков соединены с соответствующими первыми входами передающего группового блока, второй вход которого соединен с выходом первого генератора тактовой частоты, первый выход передающего группового блока соединен с первым входом приемного группового блока, второй вход которого соединен с выходом второго генератора тактовой частоты, первые входы приемных индивидуальных блоков соединены с соответствующими пер вьп-1и выходами приемного группового блока, отличающа с  тем, что, с целью обеспечени  возможности функционировани  с изменением скорости считывани  передаваемых и при- нршаемых сигналов, вв с;.:.|,ены первый и второй блоки переключени , блок управлени  и приемник команд, при этом первые входы первого и второго блоков переключени  соединены - вторыми выходами передающего и приемного групповых блоков соответственно , вторые входы первого и второго блоков переключени  соединены с первыми выходами блока управлени  и приемника команд соответственно, выходы первого блока переключени  соединены с соответствующими входами передающих индивидуальных блоков, при этом один из входов п-г6 передающего индивидуальнтго блока соединен также с первым входом блока управлени , второй вход которого соединен с выходом первого генератора тактовой частоты, второй выход блока управлени  соединен с информа536074

ционным входом п-передающего индивидуального блока, выходы второго блока переключени  соединены с соответствующими вторыми входами приемных индивидуальных блоков, при этом один из вторых входов п-го приемного индивидуального блока соединен также с первым входом приемника команд, Q второй вход которого соединен с информационным выходом п-го приемного индивидуального блока, третий вход приемника команд соединен с выходом второго генератора тактовой частоты.

15

2.Система св зи по п. , о т л и- чающа с  тем, что, блок управлени  содержит последовательно соединенные счетчик к дешифратор,

20 выходы которого соединены с первыми входами К элементов И (где К I -ь , г.) , вторые входы которых соединены с соответствующими выходами ключевого блока, выходы К элементов

25 И соединены с входами элемента ИЛИ, выход которого  вл етс  вторым выходом блока управлени , выходы ключевого блока  вл ютс  первыми выходами блока управлени , первый вход счетчи30 ка  вл етс  первым входом блока управлени , вторые входы счетчика и дешифратора объединены и  вл ютс  вторым входом блока управлени .

3.Система св зи по п. 1, о т л и- 3g чающа с  тем, что приемник

команд К триггеров, К элементов И, регистр и делитель, причем первый вход регистра объединен с входом делител  и  вл етс  третьим входом при40 емника команд, второй вход регистра  вл етс  вторым входом приемника команд, выходы регистра соединены с первым входами элементов И, вторые входы которых соединены с выходом де45 лител , который соединен также с первыми входами триггеров, вторые входы которых соединены с выходами соответствующих элементов И, третьи входы триггеров объединены и  вл ютс 

0 первым входом приемника команд, выходы триггеров  вл ютс  первыми выходами приемника команд.

6

п

71

Я

А

п

с

W

jr..

ери г. г