JPS5943450A - 二重化制御装置の入出力照合方法 - Google Patents
二重化制御装置の入出力照合方法Info
- Publication number
- JPS5943450A JPS5943450A JP57151679A JP15167982A JPS5943450A JP S5943450 A JPS5943450 A JP S5943450A JP 57151679 A JP57151679 A JP 57151679A JP 15167982 A JP15167982 A JP 15167982A JP S5943450 A JPS5943450 A JP S5943450A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- data
- control unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は高信頼性を要求される分野におけるマイクロプ
ロセサによる演算制御装置の冗長化システムのデータ照
合方法に関する。
ロセサによる演算制御装置の冗長化システムのデータ照
合方法に関する。
発明の技術的背景とその問題点
近年、マイクロプロセサの低価格化と高機能化に対応し
て、制御機能向上などを目的に従来のリレーロジックや
アナログ調整器のディジタル化が広く行なわれる工うに
なってきた０ この中で特に発電制御システムにおいては、装置の故障
による制御中断を避けるべく、演算制御装置の冗長化が
必要とされ、従来より下記の機能が実現されている。す
なわち、 （１）同一の入力に対して二重化された各装置が同一演
算処理を行い、出力結果を照合し、照合語法−が一致し
た時にだけ外部出力を更新するエラにしたもの。
て、制御機能向上などを目的に従来のリレーロジックや
アナログ調整器のディジタル化が広く行なわれる工うに
なってきた０ この中で特に発電制御システムにおいては、装置の故障
による制御中断を避けるべく、演算制御装置の冗長化が
必要とされ、従来より下記の機能が実現されている。す
なわち、 （１）同一の入力に対して二重化された各装置が同一演
算処理を行い、出力結果を照合し、照合語法−が一致し
た時にだけ外部出力を更新するエラにしたもの。
（２） −−一方の演算装置で故障が検出された時に
は、自動的に出力照合を中止し、健全系の出力にぶり、
外部出力を更新するようにしたもの。
は、自動的に出力照合を中止し、健全系の出力にぶり、
外部出力を更新するようにしたもの。
第１図にこの機能を実現する制御装置の一例を示す。入
出力制御部１１．１２は双方とも同じ構成となっており
、これらはマイクロプロセサにより制御され、入力部１
６からの外部接点１８の状態を読込むとともに、出力部
１７を介して外部のＲＹ１９ヘデータを出力するもので
、相互間のデータ照合機能も有している。演算制御部１
３゜１４は各々Ｉ”ｉＪじ構成でマイクロプロセジーに
エリ制υ１１ざ」シ、外（；’１５ ＲＹなどを制御す
る同〜・のプログジムが入っているものである。
出力制御部１１．１２は双方とも同じ構成となっており
、これらはマイクロプロセサにより制御され、入力部１
６からの外部接点１８の状態を読込むとともに、出力部
１７を介して外部のＲＹ１９ヘデータを出力するもので
、相互間のデータ照合機能も有している。演算制御部１
３゜１４は各々Ｉ”ｉＪじ構成でマイクロプロセジーに
エリ制υ１１ざ」シ、外（；’１５ ＲＹなどを制御す
る同〜・のプログジムが入っているものである。
出力ｖＪ換都１５は２つの入出力制御部１１゜１２、Ｌ
り出力ざＪ′する出力のうちのどちらを使うか切りかえ
るものであり、この出力切換部１５で選択された方の出
力データが出力部１７を介し゛Ｃ外部のＲＹ１９′＼デ
ータが出力される。データ転送バス１０は各入出力制御
部１１，１２３６よび演算制御ｆ、し１３．１４を相互
に結合して、各マイクロプロ・（ζザのプログラム制御
のもとに各制御部間のデータ交仏をＴｉＪ’能とするも
のである。
り出力ざＪ′する出力のうちのどちらを使うか切りかえ
るものであり、この出力切換部１５で選択された方の出
力データが出力部１７を介し゛Ｃ外部のＲＹ１９′＼デ
ータが出力される。データ転送バス１０は各入出力制御
部１１，１２３６よび演算制御ｆ、し１３．１４を相互
に結合して、各マイクロプロ・（ζザのプログラム制御
のもとに各制御部間のデータ交仏をＴｉＪ’能とするも
のである。
さ′Ｃ１い外人出力制御部１１ンま、演算制御部１３と
組み合されて１つの制御装置としての機能不一もち、入
出力制動部ＩＢ−ｖ演セ制御部１４ど組みもわされ℃、
もう１つの制御し置どしての機能ろ−も・′−）ものと
する。さらに、入出力制御部１ノ。
組み合されて１つの制御装置としての機能不一もち、入
出力制動部ＩＢ−ｖ演セ制御部１４ど組みもわされ℃、
もう１つの制御し置どしての機能ろ−も・′−）ものと
する。さらに、入出力制御部１ノ。
ｌ ；３ ｊ；Ｊ、出力すべきデータが互に１−である
かどうかを照合確ｉツする必要があり、この相互間デー
タ交イｖ４にデータ転送バス１０を利用プる。
かどうかを照合確ｉツする必要があり、この相互間デー
タ交イｖ４にデータ転送バス１０を利用プる。
なお入出力制御部１１．１２と演η側副部１３゜１４と
全機能分担して各々別のマイクロプロセサで処理を実行
する目的は演算制御部１３．１４における制御演算機能
を向上することで制御装置全体の処理能力全向上するこ
とにある。
全機能分担して各々別のマイクロプロセサで処理を実行
する目的は演算制御部１３．１４における制御演算機能
を向上することで制御装置全体の処理能力全向上するこ
とにある。
この二重化された制御装置の動作をｉ２図に示す込出力
制御部のプログラム動作フローチャート金谷照しながら
説明する。
制御部のプログラム動作フローチャート金谷照しながら
説明する。
ステップ２に入出力制御部１１．１２は入力部１６↓り
必要なデータを読込 み、内部のメモリに格納する。
必要なデータを読込 み、内部のメモリに格納する。
ステップ２２：入出力制御部１１．１２はステップ２１
で読込んだ入力データ を演算制御部１３．１４へ送信 する。
で読込んだ入力データ を演算制御部１３．１４へ送信 する。
ステップ２３二人出力制御部１ノは演算制御部１３１す
、入出力制御部１２は 演算制御部１４エリ、演η−結果 データを受信する。
、入出力制御部１２は 演算制御部１４エリ、演η−結果 データを受信する。
ステップ２４ 入出力制御部２１．１２は；呪テ２５°
ツブ２３で読込んだ入力データ を照合するために、各々相手の 入出力制御部１２．１１へ送信 するＱ ステップＺ６ ここで入出力制御部１１，１２２７゛ば
ステップ２４で送信したデー タと、ステップ２５で受信した データと全照合比較し、相方の データが同一であ７ｔばステップ ２７の出力データ更新処理、をす るが、不一致を検出した時は出 力データを更新しないでステラ プ２１から処理を縁り返すＯ 第３図は］夕、十の処理をタイミングチャートで図示し
グアＴ−ものである。以上エリ判明するように、入出力
制御部における出力データ照合処理に全点データ転送が
必要であり、こＡ１に要する時間が長くなｉ’Ｌ Ｉｄ
ぞハンこ応じて、制御部（ＨＨ全全体処理速度のＸ低下
する欠点がありｆ？−Ｏ 発明の目的 本発明はこのような現状に鑑み為されたもので制御装置
全体の処理能力低下を防ぐとともに、両演算制御部の全
出力データの不一致データを・検出することがでさるデ
ータ照合方法を提供することを目的どする。
ツブ２３で読込んだ入力データ を照合するために、各々相手の 入出力制御部１２．１１へ送信 するＱ ステップＺ６ ここで入出力制御部１１，１２２７゛ば
ステップ２４で送信したデー タと、ステップ２５で受信した データと全照合比較し、相方の データが同一であ７ｔばステップ ２７の出力データ更新処理、をす るが、不一致を検出した時は出 力データを更新しないでステラ プ２１から処理を縁り返すＯ 第３図は］夕、十の処理をタイミングチャートで図示し
グアＴ−ものである。以上エリ判明するように、入出力
制御部における出力データ照合処理に全点データ転送が
必要であり、こＡ１に要する時間が長くなｉ’Ｌ Ｉｄ
ぞハンこ応じて、制御部（ＨＨ全全体処理速度のＸ低下
する欠点がありｆ？−Ｏ 発明の目的 本発明はこのような現状に鑑み為されたもので制御装置
全体の処理能力低下を防ぐとともに、両演算制御部の全
出力データの不一致データを・検出することがでさるデ
ータ照合方法を提供することを目的どする。
発明の概要
本発明は演算制約部と入出力制御部とを異なるＣＰＴＪ
素子で機能分担したマルチプロセサ方式の制御装置を二
台並列に設けて成る高信頼度の二重化制御システムにお
いて、二重化された各々の入出力部の入出力データ照合
比較処理をデ・−夕転送と同時に実行することにエリ、
両系の不一致検出を短時間で行い、誤出力を防止するこ
とを特徴とする。
素子で機能分担したマルチプロセサ方式の制御装置を二
台並列に設けて成る高信頼度の二重化制御システムにお
いて、二重化された各々の入出力部の入出力データ照合
比較処理をデ・−夕転送と同時に実行することにエリ、
両系の不一致検出を短時間で行い、誤出力を防止するこ
とを特徴とする。
発明の実施例
以下に図面に尋いて本発明の一実施例を説明するＯ本発
明によるシステムの）・−ドウニア構成は第１図と同じ
であるためその説明は省略する。第４図に示す本発明に
よる入出力制御部のプログラＡ動作フローチャートを参
照しながら説明する。
明によるシステムの）・−ドウニア構成は第１図と同じ
であるためその説明は省略する。第４図に示す本発明に
よる入出力制御部のプログラＡ動作フローチャートを参
照しながら説明する。
λテップ４１：これはステップ、？１と同一の機能であ
り、人出力制御部１１゜ １２は入力部１６．ｒ、り必要なデ ータ全読込み、内部メモリに格 納する。
り、人出力制御部１１゜ １２は入力部１６．ｒ、り必要なデ ータ全読込み、内部メモリに格 納する。
ステップ４２：これはステップ２２と同一の機能であり
、ステップ４ノで読込 ／しだ入力データを演算制御部 １ 、？ 、 １４へ送イ言する○ ステップ４３二人Ｌ１１力制御部１１．１２は演算制御
部１３からの演算結果デー タ全受信し、内部のメモリに格 納する。
、ステップ４ノで読込 ／しだ入力データを演算制御部 １ 、？ 、 １４へ送イ言する○ ステップ４３二人Ｌ１１力制御部１１．１２は演算制御
部１３からの演算結果デー タ全受信し、内部のメモリに格 納する。
ス戸ツブ４４：入出力制御部１１．１２は演算制御部１
４からの演算結果デー タ全受信し、内部のメモリ・′＼格 納する。
４からの演算結果デー タ全受信し、内部のメモリ・′＼格 納する。
スアツブ４５ニステップ４３ 、４４で読込んだ双方の
演算結果データ全照合す る。照合結果が一致すれば次の ステップ４６の処理をする。不 一致を検出すｉｌば出力結果を更 新しないで、再びステップ４１ からの処理を繰返す。、 ステップ４６：照合結果の一致した最新演算結果データ
を出力部へ出力する。
演算結果データ全照合す る。照合結果が一致すれば次の ステップ４６の処理をする。不 一致を検出すｉｌば出力結果を更 新しないで、再びステップ４１ からの処理を繰返す。、 ステップ４６：照合結果の一致した最新演算結果データ
を出力部へ出力する。
なお、演算制御部１３，１４による演算結果のデータ転
送バス１０への出力は、従来方式のとおりに、１回の処
理でｌ）Ｊ能とし、受信側である入出力制御装置１１．
１２側でこのデータを同時に読込む必要がある。しｊａ
）Ｌ／この転送方式は従来上り計算機システムなどで使
用されているデータリンク装置等の公知の方式で容易に
実現可能である。
送バス１０への出力は、従来方式のとおりに、１回の処
理でｌ）Ｊ能とし、受信側である入出力制御装置１１．
１２側でこのデータを同時に読込む必要がある。しｊａ
）Ｌ／この転送方式は従来上り計算機システムなどで使
用されているデータリンク装置等の公知の方式で容易に
実現可能である。
さらに演算結果が不一致になったとき１ま、この状態と
各入出力制御部１１．１２の内部故障状態を、外部に狗
−報とし゛Ｃ出力することで、出力切換部１５の選択全
制御して自動的に健全系の出力により、制御全続行でき
る。第５図に本発明による、二重化制御装置の動作タイ
ミング・ブーヤード金示すＯ Ｖ、上の説明により、本発明は、人出ノコ制伽部１１．
１２におけるデータ照合時のデータ交信宛Ｕ１．！’ｔ
−演１９制徊ｊ部１．９ 、１４の演ａ結果出力時に同
市に各入出力制御部１１．１２が受イーすることにある
（、この発明に↓す、入出力制御部１１．１２相互間の
出力用データ転送処理が不要どなり、このため制御装置
全体の入出力１サイクルの処理時間が短くなり、処理効
率が向上すると同時に、データ転送バス１０を含めた二
■化システムの故障検出度を向上することが可能となる
○ 発明◇′〕効呆 Ａ＼発明全適用し八−制作ｊ装置においては、二重化さ
れバー演ｒ９制御部の照合Ｊ６よＯζ小−・致検出が短
時間に効率よく検出可能となり、小−・致時の誤出力が
防止″？？きるとともに、制御装置としての処理時間を
短縮１．、八−高速、高信頼度の機能が提供できる０４
図面白１１１１汗、４Ｖ説明 第１図は二重化された制御「６１のブロック図、第２１
’ｌｌは人出力制御部の動作フローチャート、第３図は
、入出力制御部と演算制御部の動イ１タイミングブヤー
ト、第４図は、本発明の入出力制御部の動作フＬ１−チ
ャー１−１ＷＪｓ図は本発明による入出力化：］御部と
演算制作１部の動作タイミングブ“Ａ′−トである。、 １０・・データ転送バス、１１．１２・・・演算制御部
、Ｉ ３． ｉ ４・・・入出先制（１１部、１５・・
出力切換部、１６・・入力部、１７・出力部、１８・・
・外部接点、１９・・夕１部リレー０ （７３１７）代理人 弁理士 則 近 憲 佑 （ほか
１名）第１図 第２図 第３図 ２９０− 第４図
各入出力制御部１１．１２の内部故障状態を、外部に狗
−報とし゛Ｃ出力することで、出力切換部１５の選択全
制御して自動的に健全系の出力により、制御全続行でき
る。第５図に本発明による、二重化制御装置の動作タイ
ミング・ブーヤード金示すＯ Ｖ、上の説明により、本発明は、人出ノコ制伽部１１．
１２におけるデータ照合時のデータ交信宛Ｕ１．！’ｔ
−演１９制徊ｊ部１．９ 、１４の演ａ結果出力時に同
市に各入出力制御部１１．１２が受イーすることにある
（、この発明に↓す、入出力制御部１１．１２相互間の
出力用データ転送処理が不要どなり、このため制御装置
全体の入出力１サイクルの処理時間が短くなり、処理効
率が向上すると同時に、データ転送バス１０を含めた二
■化システムの故障検出度を向上することが可能となる
○ 発明◇′〕効呆 Ａ＼発明全適用し八−制作ｊ装置においては、二重化さ
れバー演ｒ９制御部の照合Ｊ６よＯζ小−・致検出が短
時間に効率よく検出可能となり、小−・致時の誤出力が
防止″？？きるとともに、制御装置としての処理時間を
短縮１．、八−高速、高信頼度の機能が提供できる０４
図面白１１１１汗、４Ｖ説明 第１図は二重化された制御「６１のブロック図、第２１
’ｌｌは人出力制御部の動作フローチャート、第３図は
、入出力制御部と演算制御部の動イ１タイミングブヤー
ト、第４図は、本発明の入出力制御部の動作フＬ１−チ
ャー１−１ＷＪｓ図は本発明による入出力化：］御部と
演算制作１部の動作タイミングブ“Ａ′−トである。、 １０・・データ転送バス、１１．１２・・・演算制御部
、Ｉ ３． ｉ ４・・・入出先制（１１部、１５・・
出力切換部、１６・・入力部、１７・出力部、１８・・
・外部接点、１９・・夕１部リレー０ （７３１７）代理人 弁理士 則 近 憲 佑 （ほか
１名）第１図 第２図 第３図 ２９０− 第４図
Claims (1)
- 演η”制御部と入出力制御部とを異なるＣＰＵ素子で機
能分担したマルチプロセサ方式の制御装置を２台並列に
設けて成る二重化制御装置において二重化された各々の
入出力制御部の入出力データ照合比較処理をデータ転送
と同時に実行することにより、両系の不一致検出を短時
間で行い、誤出力を防止することを特徴とした二重化制
御装置の入出力照合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57151679A JPS5943450A (ja) | 1982-09-02 | 1982-09-02 | 二重化制御装置の入出力照合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57151679A JPS5943450A (ja) | 1982-09-02 | 1982-09-02 | 二重化制御装置の入出力照合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943450A true JPS5943450A (ja) | 1984-03-10 |
Family
ID=15523881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57151679A Pending JPS5943450A (ja) | 1982-09-02 | 1982-09-02 | 二重化制御装置の入出力照合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943450A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112008002764T5 (de) | 2007-11-07 | 2010-07-29 | Mitsubishi Electric Corp. | Sicherheitssteuervorrichtung |
| JP2015191322A (ja) * | 2014-03-27 | 2015-11-02 | 大陽日酸株式会社 | 冗長化システム、故障検出装置、冗長化方法 |
-
1982
- 1982-09-02 JP JP57151679A patent/JPS5943450A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112008002764T5 (de) | 2007-11-07 | 2010-07-29 | Mitsubishi Electric Corp. | Sicherheitssteuervorrichtung |
| JP4832572B2 (ja) * | 2007-11-07 | 2011-12-07 | 三菱電機株式会社 | 安全制御装置 |
| US8755917B2 (en) | 2007-11-07 | 2014-06-17 | Mitsubishi Electric Corporation | Safety control device |
| JP2015191322A (ja) * | 2014-03-27 | 2015-11-02 | 大陽日酸株式会社 | 冗長化システム、故障検出装置、冗長化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5935057B2 (ja) | マルチ構成可能なモジユ−ル処理装置 | |
| US4438494A (en) | Apparatus of fault-handling in a multiprocessing system | |
| JP2500038B2 (ja) | マルチプロセッサ・コンピュ―タ・システム、フォ―ルト・トレラント処理方法及びデ―タ処理システム | |
| US8635492B2 (en) | State recovery and lockstep execution restart in a system with multiprocessor pairing | |
| JP3206006B2 (ja) | 二重化バス制御方法及び装置 | |
| EP0306252B1 (en) | Fault tolerant computer system input/output interface | |
| US5005174A (en) | Dual zone, fault tolerant computer system with error checking in I/O writes | |
| US5099485A (en) | Fault tolerant computer systems with fault isolation and repair | |
| US5249187A (en) | Dual rail processors with error checking on I/O reads | |
| CN103262045B (zh) | 具有容错架构的微处理器系统 | |
| US8671311B2 (en) | Multiprocessor switch with selective pairing | |
| CN101313281A (zh) | 用于在包括至少两个具有寄存器的执行单元的系统中消除错误的装置和方法 | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH0375834A (ja) | パリティの置換装置及び方法 | |
| JPS5943450A (ja) | 二重化制御装置の入出力照合方法 | |
| WO2001016750A2 (en) | High-availability, shared-memory cluster | |
| JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
| JP3255934B2 (ja) | ベーシックプロセッシングユニット及び高信頼化コンピュータシステム | |
| JPS5941066A (ja) | 制御装置のデ−タ照合方法 | |
| JPS6113626B2 (ja) | ||
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| EP0382234B1 (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム |