JPS594318A - パルス幅検出回路 - Google Patents
パルス幅検出回路Info
- Publication number
- JPS594318A JPS594318A JP11312982A JP11312982A JPS594318A JP S594318 A JPS594318 A JP S594318A JP 11312982 A JP11312982 A JP 11312982A JP 11312982 A JP11312982 A JP 11312982A JP S594318 A JPS594318 A JP S594318A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- pulse
- terminal
- pulse width
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はパルスの幅を検出する装置にががり、特にカウ
ンタを用いたパルス幅検出回路に関する。
ンタを用いたパルス幅検出回路に関する。
（２）技術の背景
デジタル回路において、入力されたパルスの幅を測定す
ることが必要となることがある。例えば絶えず送受を行
っている送信器の電源が断となることによってデータが
送信されていないことを受信器で検出する場合や、デー
タのパルス幅によって０．１のデジタルデータを転送す
る場合等がある。さらに、電源のトラブル例えば定格以
上の電圧上昇や低下の検出にもウィンドコンパレータの
出力のパルス幅を検出することによって電源のトラブル
を検出する場合にも用いられる。前述の電源のトラブル
における検出の場合には単にウィンドコンパレータの出
力によって界雷を検出することも可能であるが、雑音等
によってウィンドコンパレータが誤動作した場合等を考
慮して、特定の時間定格外の電圧となった場合に電源ト
ラブルを検出するようにパルス幅の検出装置が用いられ
ている。
ることが必要となることがある。例えば絶えず送受を行
っている送信器の電源が断となることによってデータが
送信されていないことを受信器で検出する場合や、デー
タのパルス幅によって０．１のデジタルデータを転送す
る場合等がある。さらに、電源のトラブル例えば定格以
上の電圧上昇や低下の検出にもウィンドコンパレータの
出力のパルス幅を検出することによって電源のトラブル
を検出する場合にも用いられる。前述の電源のトラブル
における検出の場合には単にウィンドコンパレータの出
力によって界雷を検出することも可能であるが、雑音等
によってウィンドコンパレータが誤動作した場合等を考
慮して、特定の時間定格外の電圧となった場合に電源ト
ラブルを検出するようにパルス幅の検出装置が用いられ
ている。
（３）従来技術と問題点
従来、前述のようなパルス幅の検出にはコンデンサと抵
抗による時定数回路が用いられている。
抗による時定数回路が用いられている。
第１図はその回路図を示す。例えば電源のトラブルによ
って生じた定格値以上の電圧上昇等を入力が電源に接続
されてウィンドコンパレータによって検出し、検出出力
を抵抗ＲとコンデンサＣによって積分し、その積分出力
を検出信号としていた。
って生じた定格値以上の電圧上昇等を入力が電源に接続
されてウィンドコンパレータによって検出し、検出出力
を抵抗ＲとコンデンサＣによって積分し、その積分出力
を検出信号としていた。
ここで第１図の抵抗ＲＢはプルアンプ用抵抗である。外
部装置の雑音等によってウィンドコンパレータが誤動作
し、時間幅の短い検出パルスが出力する場合があり、こ
の一時的な誤動作によって発生する誤検出を防止するた
めに前述の抵抗ＲとコンデンサＣによる積分回路が用い
られている。すなわち、前述の積分回路はパルス幅が一
定の値以上になったときに検出信号を出力するものであ
り、小さいパルス幅の場合には出力しない。
部装置の雑音等によってウィンドコンパレータが誤動作
し、時間幅の短い検出パルスが出力する場合があり、こ
の一時的な誤動作によって発生する誤検出を防止するた
めに前述の抵抗ＲとコンデンサＣによる積分回路が用い
られている。すなわち、前述の積分回路はパルス幅が一
定の値以上になったときに検出信号を出力するものであ
り、小さいパルス幅の場合には出力しない。
前述のコンデンサＣと抵抗Ｒの積分回路は検出時におけ
る検出波形が安定していない問題を有している。また、
特にこの回路に雑音が加わった場合には、その雑音の影
響を受けて誤動作する問題も有していた。
る検出波形が安定していない問題を有している。また、
特にこの回路に雑音が加わった場合には、その雑音の影
響を受けて誤動作する問題も有していた。
さらに前述の積分回路はその検出幅の時間は固定してお
り、変化させる場合にはコンデンサを交換しなければな
らなかった。
り、変化させる場合にはコンデンサを交換しなければな
らなかった。
（４）発明の目的
本発明は前記問題点を解決するものであり、その目的は
安定にパルス幅を検出し、さらに検出するパルス幅の値
を簡単に変更することを可能としたパルス幅検出回路を
提供することにある。
安定にパルス幅を検出し、さらに検出するパルス幅の値
を簡単に変更することを可能としたパルス幅検出回路を
提供することにある。
（５）発明の構成
本発明の特徴とするところは、カウンタの内容をリセッ
トするりセット端子と、立ち上りを意味するキャリー信
号を出力するキャリ一端子とを有するカウンタ回路とク
ロックパルスを発生するクロック発生回路とよりなり、
前記クロックパルスを前記カウンタの入力端子に入力し
、被測定パルスを前記カウンタのリセット端子に入力す
ることにより、キャリ一端子より得られるキャリー信号
によって被測定パルスのパルス幅を検出することを特徴
としたパルス幅検出回路にある。
トするりセット端子と、立ち上りを意味するキャリー信
号を出力するキャリ一端子とを有するカウンタ回路とク
ロックパルスを発生するクロック発生回路とよりなり、
前記クロックパルスを前記カウンタの入力端子に入力し
、被測定パルスを前記カウンタのリセット端子に入力す
ることにより、キャリ一端子より得られるキャリー信号
によって被測定パルスのパルス幅を検出することを特徴
としたパルス幅検出回路にある。
（６）発明の実施例
以下、図面を用いて本発明の詳細な説明を行う。
第２図は本発明の実施例であり、ウィンドコンパレータ
・１ （例えばＬ１１３１９Ｎ） 、インバータ２．カ
ウンタ３よりなる。ウィンドコンパレータ１の入力ＩＮ
−，ＩＮ＋には電圧Ｖ、Ｎが入力する。電源Ｖう。、
Ｖ８Ｂはウィンドコンパレータ１の電源端子Ｖｌ、Ｖ
２に接続されている。また、ウィンドコンパレータ１の
接地端子Ｇは接地している。ボｊ）ラムｖＲＨ１■ＲＬ
の両端はそれぞれ電源Ｖ１゜ｖ２に接続し、その中間点
端子はウィンドコンパレータｌのリファレンス端子ＲＨ
，ＲＬに接続する。この中間端子の電圧はＶ、、Ｖ、で
あり、ウィンドコンパレータの高位、低位の電圧値を決
定する。ウィンドコンパレータ１の出力ＯＵＴはインバ
ータ２を介して１６進カウンタ３ （例えば５Ｎ７４Ｌ
Ｓ１６１ ）のリセット端子に入力する。１６進カウン
タ３のクロック入力端子ＩＮにはクロック発生器の出力
（図示せず）が入力する。１６進カウンク３のキャリー
出力端子Ｇｏは出力０ＵＴＰＵＴとなる。この本発明の
実施例は入力電圧Ｖ１Ｎの電圧変化を検出するものであ
り、入力電圧Ｖ１Ｎがｖｌ−１〉Ｖ 、Ｎ＞ Ｖ 、の
ときには検出信号は出力されず、Ｖ Ｈ＜ ’ｔ／ 、
ＮまたはＶＬ＞ｖ、Ｎでこの状態が１６クロソク分連続
した場合に出力される。すなわち、ウィンドコンパレー
タ１は入力電圧■ｌＮの電圧値を検出するものであり、
１６進カウンク３はウィンドコンパレータがら出力され
る検出信号のパルス幅を検出する。すなわちパルスの時
間を針側する。
・１ （例えばＬ１１３１９Ｎ） 、インバータ２．カ
ウンタ３よりなる。ウィンドコンパレータ１の入力ＩＮ
−，ＩＮ＋には電圧Ｖ、Ｎが入力する。電源Ｖう。、
Ｖ８Ｂはウィンドコンパレータ１の電源端子Ｖｌ、Ｖ
２に接続されている。また、ウィンドコンパレータ１の
接地端子Ｇは接地している。ボｊ）ラムｖＲＨ１■ＲＬ
の両端はそれぞれ電源Ｖ１゜ｖ２に接続し、その中間点
端子はウィンドコンパレータｌのリファレンス端子ＲＨ
，ＲＬに接続する。この中間端子の電圧はＶ、、Ｖ、で
あり、ウィンドコンパレータの高位、低位の電圧値を決
定する。ウィンドコンパレータ１の出力ＯＵＴはインバ
ータ２を介して１６進カウンタ３ （例えば５Ｎ７４Ｌ
Ｓ１６１ ）のリセット端子に入力する。１６進カウン
タ３のクロック入力端子ＩＮにはクロック発生器の出力
（図示せず）が入力する。１６進カウンク３のキャリー
出力端子Ｇｏは出力０ＵＴＰＵＴとなる。この本発明の
実施例は入力電圧Ｖ１Ｎの電圧変化を検出するものであ
り、入力電圧Ｖ１Ｎがｖｌ−１〉Ｖ 、Ｎ＞ Ｖ 、の
ときには検出信号は出力されず、Ｖ Ｈ＜ ’ｔ／ 、
ＮまたはＶＬ＞ｖ、Ｎでこの状態が１６クロソク分連続
した場合に出力される。すなわち、ウィンドコンパレー
タ１は入力電圧■ｌＮの電圧値を検出するものであり、
１６進カウンク３はウィンドコンパレータがら出力され
る検出信号のパルス幅を検出する。すなわちパルスの時
間を針側する。
第３図は第２図に示した本発明の実施例のタイムチャー
トを示す。なお、第３図のタイムチャートは本発明の実
施例のカウンタが４ｂｉｔのバイナリカウンタの場合で
あり、各ｂｉｔの出力が下位からＱＡ、ＱＢ、Ｑｏ、Ｑ
Ｄである。常時クロ・７り信号がクロック入力端子に入
力されている。１夕１ノえば雑音によってウィンドコン
パレータが誤動作した場合には範囲ｆａ）においてリセ
ット端子Ｒにはハイ（Ｈ）レベルが入力し、カウンタ３
がカウント動作を開始する。範囲Ｔａ）は短い時間であ
るのでクロック信ｑｃＫの３パルスをカウントして、再
度リセット状態となる。すなわち、範囲（Ｂ）の時間Ｔ
は出力発生に必要なパルス幅Ｔｃより短い（Ｔ＜Ｔｃ）
のでキャリーは出力されない。
トを示す。なお、第３図のタイムチャートは本発明の実
施例のカウンタが４ｂｉｔのバイナリカウンタの場合で
あり、各ｂｉｔの出力が下位からＱＡ、ＱＢ、Ｑｏ、Ｑ
Ｄである。常時クロ・７り信号がクロック入力端子に入
力されている。１夕１ノえば雑音によってウィンドコン
パレータが誤動作した場合には範囲ｆａ）においてリセ
ット端子Ｒにはハイ（Ｈ）レベルが入力し、カウンタ３
がカウント動作を開始する。範囲Ｔａ）は短い時間であ
るのでクロック信ｑｃＫの３パルスをカウントして、再
度リセット状態となる。すなわち、範囲（Ｂ）の時間Ｔ
は出力発生に必要なパルス幅Ｔｃより短い（Ｔ＜Ｔｃ）
のでキャリーは出力されない。
範囲（ｂ）はその時間幅が長いのでちょうどクロック信
号ＣＫの１５パルス目で出力パルスＯＰが出力する。換
言すると、リセット端子ＲにＨレベルが入力し、カウン
タ３がカウント動作を開始し、カウンタ３の各ｂｉｔが
すべてＨレベルとなったときに出力パルスＯＰが出力す
る。範囲（ｂｌの時間Ｔは出力発生に必要なパルス幅Ｔ
ｃより長い（Ｔ＞Ｔ ｃ ）のでカウンタ３はキャリー
を出力し、特定の時間以上のパルスが入力したことを検
出する。
号ＣＫの１５パルス目で出力パルスＯＰが出力する。換
言すると、リセット端子ＲにＨレベルが入力し、カウン
タ３がカウント動作を開始し、カウンタ３の各ｂｉｔが
すべてＨレベルとなったときに出力パルスＯＰが出力す
る。範囲（ｂｌの時間Ｔは出力発生に必要なパルス幅Ｔ
ｃより長い（Ｔ＞Ｔ ｃ ）のでカウンタ３はキャリー
を出力し、特定の時間以上のパルスが入力したことを検
出する。
本発明の実施例におけるカウンタはＴＴＬでもよく、さ
らにはＭＯ３ＩＣでも可能である。また、本発明の実施
例では電源電圧の変動に対する検出についてウィンドコ
ンパレータとカウンタによって説明したが、パルス幅の
みを検出する場合にはウィンドコンパレータ１は必要な
い。
らにはＭＯ３ＩＣでも可能である。また、本発明の実施
例では電源電圧の変動に対する検出についてウィンドコ
ンパレータとカウンタによって説明したが、パルス幅の
みを検出する場合にはウィンドコンパレータ１は必要な
い。
さらに、本発明の実施例ではクロック信号は固定として
説明したが、これを外部装置によって可変とすることに
より、任意の時間のパルス幅を検出することが可能とな
る。
説明したが、これを外部装置によって可変とすることに
より、任意の時間のパルス幅を検出することが可能とな
る。
（７）発明の効果
以上述べたように本発明によれば、簡単な回路でパルス
幅の検出を行うことが可能となり、さらに任意の時間の
検出はクロ・ツク信号の周波数を変えることにより簡単
に行うことができる。
幅の検出を行うことが可能となり、さらに任意の時間の
検出はクロ・ツク信号の周波数を変えることにより簡単
に行うことができる。
第１図は従来のパルス幅を検出する積分回路図、第２図
は本発明の実施例の回路構成図、第３図は本発明の実施
例のタイムチャート図をそれぞれ示す。 １・・・ウィンドコンパレータ、 ２・・・インバー
タ、 ３・・・カウンタ、 Ｒ・・・リセット端子、
ＩＮ・・・クロック端子、 ＣＯ・・・キャリ一端
子。
は本発明の実施例の回路構成図、第３図は本発明の実施
例のタイムチャート図をそれぞれ示す。 １・・・ウィンドコンパレータ、 ２・・・インバー
タ、 ３・・・カウンタ、 Ｒ・・・リセット端子、
ＩＮ・・・クロック端子、 ＣＯ・・・キャリ一端
子。
Claims (2)
- （１）カウンタの内容をリセットするリセット端子と、
立ち上りを意味するキャリー信号を出力するキャリ一端
子とを有するカウンタ回路とクロックパルスを発生する
クロック発生回路とよりなり、前記クロックパルスを前
記カウンタの入力端子に入力し、被測定パルスを前記カ
ウンタのリセット端子に入力することにより、キャリ一
端子より得られるキャリー信号によって被測定パルスの
パルス幅を検出することを特徴としたパルス幅検出回路
。 - （２）前記被測定パルスはウィンドコンパレータの出力
であることを特徴とする特許請求の範囲第１項記載のパ
ルス幅検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11312982A JPS594318A (ja) | 1982-06-30 | 1982-06-30 | パルス幅検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11312982A JPS594318A (ja) | 1982-06-30 | 1982-06-30 | パルス幅検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594318A true JPS594318A (ja) | 1984-01-11 |
Family
ID=14604272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11312982A Pending JPS594318A (ja) | 1982-06-30 | 1982-06-30 | パルス幅検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041293A (ja) * | 2008-08-04 | 2010-02-18 | Denso Corp | フィルタ回路のトリミング方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110772A (en) * | 1978-02-17 | 1979-08-30 | Nec Corp | Pulse duration detector circuit |
| JPS54139368A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Counting operation-type electronic circuit |
-
1982
- 1982-06-30 JP JP11312982A patent/JPS594318A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110772A (en) * | 1978-02-17 | 1979-08-30 | Nec Corp | Pulse duration detector circuit |
| JPS54139368A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Counting operation-type electronic circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041293A (ja) * | 2008-08-04 | 2010-02-18 | Denso Corp | フィルタ回路のトリミング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497060A (en) | Self-clocking binary receiver | |
| KR100304295B1 (ko) | 전원전압검출장치 | |
| US4366468A (en) | Charge-balanced analog-to-digital converter | |
| JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
| CN112305413B (zh) | 一种参考时钟丢失检测电路与检测方法 | |
| US4949364A (en) | Count error detecting device for count type measuring instruments | |
| US4722004A (en) | Video signal discriminating apparatus | |
| US4313107A (en) | Tone signal detectors | |
| JPS594318A (ja) | パルス幅検出回路 | |
| US6538865B1 (en) | Fault-detecting device for communication system | |
| EP0247117A1 (en) | Improvements in or relating to transducer interfaces | |
| KR100192775B1 (ko) | 클럭의 유무 판별 장치 | |
| TW386304B (en) | Digitized transceiver for eceiver signal strength indicator (RSSI) signals and method thereof | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| EP0214869B1 (en) | Apparatus and method for converting voltage to digital count | |
| US4728816A (en) | Error and calibration pulse generator | |
| US4286224A (en) | FM data demodulator including circuit for eliminating step distortion | |
| JPH0537573A (ja) | データ断検出回路 | |
| US3609542A (en) | Instruments having integrating-type circuits therein | |
| KR100200207B1 (ko) | 듀티 가변형 d/a 변환장치 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| JP2783543B2 (ja) | 位相差判別回路 | |
| RU2291560C1 (ru) | Декодер дифференциального сигнала кода rz | |
| KR20220095708A (ko) | Ｃｄｒ 내장용 카운터와 레퍼런스 클럭을 이용한 올 디지털 광신호 감지 회로 | |
| JP2603355B2 (ja) | 集積回路装置 |