JPS5942480B2 - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPS5942480B2 JPS5942480B2 JP12233578A JP12233578A JPS5942480B2 JP S5942480 B2 JPS5942480 B2 JP S5942480B2 JP 12233578 A JP12233578 A JP 12233578A JP 12233578 A JP12233578 A JP 12233578A JP S5942480 B2 JPS5942480 B2 JP S5942480B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- etching
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明はプリント回路基板に関し、特にプリントパタ
ーンのエッチング作業における電気回路用回路パターン
のサイドエッチの抑制を目的とする。
ーンのエッチング作業における電気回路用回路パターン
のサイドエッチの抑制を目的とする。
プリント回路基板の回路パターンを作製するに際し、
回路パターン上にエッチングレジスト材を配置してエッ
チング液を噴射したり、基板をエッチング液内に漬けて
エッチング液と銅箔パターンの化学反応による腐食作用
によつて不必要部分の銅箔部を除去し、エッチングレジ
スト材を配置した部分の回路パターンの銅箔部のみを基
板上に残すようにしている。 しかし一般的にエッチン
グ作業における回路パターンの作製においては回路パタ
ーンの間隔の広狭によつて回路パターンの銅箔部の側面
の腐食量（以下サイドエッチ量と称する）に違いがあり
、回路パターン間隔の広い回路パターンの銅箔部のサイ
ドエッチ量は多くなる傾向が顕著である。
回路パターン上にエッチングレジスト材を配置してエッ
チング液を噴射したり、基板をエッチング液内に漬けて
エッチング液と銅箔パターンの化学反応による腐食作用
によつて不必要部分の銅箔部を除去し、エッチングレジ
スト材を配置した部分の回路パターンの銅箔部のみを基
板上に残すようにしている。 しかし一般的にエッチン
グ作業における回路パターンの作製においては回路パタ
ーンの間隔の広狭によつて回路パターンの銅箔部の側面
の腐食量（以下サイドエッチ量と称する）に違いがあり
、回路パターン間隔の広い回路パターンの銅箔部のサイ
ドエッチ量は多くなる傾向が顕著である。
第１図は従来一般に用いられるプリント回路基板のエッ
チング処理後の断面図を示し１は回路基板、２ａ、２ｂ
、２ｃは回路パターンの銅箔部、３ａ、３ｂ３３ｃはエ
ッチングレジスト材を示す。図に於てΛ、Ｂは除去され
た銅箔部を示し、電気回路の回路パターンとなるパター
ン２ｂについて考えるとパターン間隔の広いＡ側のサイ
ドエッチ量（ｘ）は間隔の狭いＢ側のサイドエッチ量（
ｙ）に比し大きく削り取られている。従つて回路パター
ン間隔の広い銅箔部の基板との密着面積は少なくなる。
このため銅箔部と基板との物理的強度が弱まり、回路パ
ターンの剥離等や電気回路パターンの断線を生じる等の
不都合や欠点を有していた。又、第２図に示すように基
板上に電気抵抗層４と導電体層２を積層した回路基板が
知られている。
チング処理後の断面図を示し１は回路基板、２ａ、２ｂ
、２ｃは回路パターンの銅箔部、３ａ、３ｂ３３ｃはエ
ッチングレジスト材を示す。図に於てΛ、Ｂは除去され
た銅箔部を示し、電気回路の回路パターンとなるパター
ン２ｂについて考えるとパターン間隔の広いＡ側のサイ
ドエッチ量（ｘ）は間隔の狭いＢ側のサイドエッチ量（
ｙ）に比し大きく削り取られている。従つて回路パター
ン間隔の広い銅箔部の基板との密着面積は少なくなる。
このため銅箔部と基板との物理的強度が弱まり、回路パ
ターンの剥離等や電気回路パターンの断線を生じる等の
不都合や欠点を有していた。又、第２図に示すように基
板上に電気抵抗層４と導電体層２を積層した回路基板が
知られている。
（該回路基板は「マイカ・フライ・オメガ」の商標で米
国ザ・マイカ・コーポレーションで製造販売されている
材利があり、技術資料としては米国特許第２６６２９５
７号、第３８０８５７６号、第３８５７６８３号、特開
昭４８年一第７３７６２号、特開昭５０年一第７１５１
３号公報がある。）この電気抵抗層４を積層した回路基
板に於ては回路パターンの間隔の広狭によつて電気抵抗
層のサイドエツチ量に違いが生じる。第２図に示す如く
の積層回路基板の電気回路の抵抗値の大きさは電気抵抗
層４の断面積に反比例しパターンの長さに比例して決せ
られる故に、サイドエツチ量は電気回路設計上における
設計数値と実際に作られた回路パターン上の実数値との
差になり正常な電気回路の作動を困難にする原因にもな
つている。
国ザ・マイカ・コーポレーションで製造販売されている
材利があり、技術資料としては米国特許第２６６２９５
７号、第３８０８５７６号、第３８５７６８３号、特開
昭４８年一第７３７６２号、特開昭５０年一第７１５１
３号公報がある。）この電気抵抗層４を積層した回路基
板に於ては回路パターンの間隔の広狭によつて電気抵抗
層のサイドエツチ量に違いが生じる。第２図に示す如く
の積層回路基板の電気回路の抵抗値の大きさは電気抵抗
層４の断面積に反比例しパターンの長さに比例して決せ
られる故に、サイドエツチ量は電気回路設計上における
設計数値と実際に作られた回路パターン上の実数値との
差になり正常な電気回路の作動を困難にする原因にもな
つている。
本発明は前述した従来のプリント回路基板のエツチング
加工におけるサイドエツチを出来る限り抑え所望のプリ
ント回路基板を提供するものであり第３図以下を参照し
て詳述する。
加工におけるサイドエツチを出来る限り抑え所望のプリ
ント回路基板を提供するものであり第３図以下を参照し
て詳述する。
図面番号は第１図・第２図と同一、類似の部品、部材は
同一番号を符する。第３図は腐食工程前でレジスト配置
後のプリント回路基板の断面図を示す。
同一番号を符する。第３図は腐食工程前でレジスト配置
後のプリント回路基板の断面図を示す。
パターン間隔の広狭の差によつてパターンのサイドエツ
チ量に差が生じるのはプリント回路のエツチング液の循
環の程度差によると考えられる。
チ量に差が生じるのはプリント回路のエツチング液の循
環の程度差によると考えられる。
即ち、パターン間隔の広い部分はエツチング液の循環が
よく行なわれるためエツチング液の銅箔又は電気抵抗層
の溶解力は低下せず腐食がよく行なわれるためサイドエ
ツチの量が多くなり、パターン間隔の狭い部分はエツチ
ング液の循環が行なわれにくく、エツチング液の溶解力
が減衰するためサイドエツチの量が小さくなると考えら
れる。本発明は電気回路の回路パターンの両側又は片側
の間隔が広くあいている回路パターンのエツチング加工
時のサイドエツチ量を抑制するために、間隔のあいてい
る回路パターンのレジスト部に隣接して、又は回路パタ
ーンのレジスト材に沿つて補助的レジスト材を配置した
ものである。即ち、第３図に示すようにプリント回路基
板の被加工材（基部１、銅箔部２から構成される。）上
に電気回路の回路パターン部２ａ，２ｂ，２ｃ上のレジ
スト部３ａ，３ｂ，３ｃを各銅箔部２ａ・２ｂ・２ｃ上
に配置する際、回路パターン部２ａ・２ｂ・２ｃ上のレ
ジスト部３ａ・３ｂ・３ｃに隣接して、又はレジスト部
３ａ・３ｂ・３ｃに沿つて補助的レジスト部３ｘ・３ｘ
Ｉ・３ｘＩを形成する。これにより次の腐食工程で電気
回路の回路パターンを構成する銅箔部２ａ・２ｂ・２ｃ
以外の部分の銅箔部を溶解除去する時に前記補助的レジ
スト部３ｘ・３ｘ″・３ｘ″″の下の銅箔部の溶解除去
が行なわれにくくなり隣りの回路パターンとの間隔のあ
いている銅箔部２ａ・２ｃのサイドエツチ量は抑制され
ることになる。第３図では普通一般に用いられている基
部１上に銅箔部２を備えるプリント回路基板について述
べたが前述したマイカ・フライ・オメガのような導電体
層（銅箔部）と基部の間に抵抗体層を積層したプリント
回路基板のレジスト部を作成する際にも第３図と同様に
電気回路の回路パターンのレジスト部に隣接して補助的
レジスト部を設けることにより導電体層と抵抗体層のサ
イドエツチ量を抑制することが可能となる。
よく行なわれるためエツチング液の銅箔又は電気抵抗層
の溶解力は低下せず腐食がよく行なわれるためサイドエ
ツチの量が多くなり、パターン間隔の狭い部分はエツチ
ング液の循環が行なわれにくく、エツチング液の溶解力
が減衰するためサイドエツチの量が小さくなると考えら
れる。本発明は電気回路の回路パターンの両側又は片側
の間隔が広くあいている回路パターンのエツチング加工
時のサイドエツチ量を抑制するために、間隔のあいてい
る回路パターンのレジスト部に隣接して、又は回路パタ
ーンのレジスト材に沿つて補助的レジスト材を配置した
ものである。即ち、第３図に示すようにプリント回路基
板の被加工材（基部１、銅箔部２から構成される。）上
に電気回路の回路パターン部２ａ，２ｂ，２ｃ上のレジ
スト部３ａ，３ｂ，３ｃを各銅箔部２ａ・２ｂ・２ｃ上
に配置する際、回路パターン部２ａ・２ｂ・２ｃ上のレ
ジスト部３ａ・３ｂ・３ｃに隣接して、又はレジスト部
３ａ・３ｂ・３ｃに沿つて補助的レジスト部３ｘ・３ｘ
Ｉ・３ｘＩを形成する。これにより次の腐食工程で電気
回路の回路パターンを構成する銅箔部２ａ・２ｂ・２ｃ
以外の部分の銅箔部を溶解除去する時に前記補助的レジ
スト部３ｘ・３ｘ″・３ｘ″″の下の銅箔部の溶解除去
が行なわれにくくなり隣りの回路パターンとの間隔のあ
いている銅箔部２ａ・２ｃのサイドエツチ量は抑制され
ることになる。第３図では普通一般に用いられている基
部１上に銅箔部２を備えるプリント回路基板について述
べたが前述したマイカ・フライ・オメガのような導電体
層（銅箔部）と基部の間に抵抗体層を積層したプリント
回路基板のレジスト部を作成する際にも第３図と同様に
電気回路の回路パターンのレジスト部に隣接して補助的
レジスト部を設けることにより導電体層と抵抗体層のサ
イドエツチ量を抑制することが可能となる。
尚第３図に於て銅箔部の溶解除去に際して補助的レジス
ト部３ｘ・３ｘ′・３ｘＩの下の銅箔部６ｘ・６ｘＩ・
６ｘＩが溶解除去される程度に、かつ、該銅箔部６ｘ・
６ｘ′・６ｘＩにて電気回路の回路パターンを構成する
銅箔部２ａ・２ｂ・２ｃのサイドエツチが抑制される程
度に補助的レジスト部３ｘ・３ｘ′３ｘ″の寸法精度を
定めることにより銅箔部溶解工程終了後の仕上り段階で
は電気回路の回路パターン２ａ・２ｂ・２ｃのみを基部
１上に残すように形成することも可能である。以上のよ
うに本発明は被加工材（基部１に銅箔部２を配置した朱
エツチング加工のプリント基板）から電気回路用回路パ
ターン（２ａ・２ｂ・２ｃ）を形成したプリント回路基
板を作成するに際し、電気回路用回路パターンのレジス
ト部（３ａ・３ｂ・３ｃ）に隣接して、又は該電気回路
用回路パターンのレジスト部に沿つて補助用レジスト部
（３ｘ・３ｘ１・３ｘ″）を形成し、該補助用レジスト
部に依つて該補助用レジスト部の下部に非加工用銅箔部
（６ｘ・６ｘ′・６ｘ″）を形成し、該非加工用銅箔部
によつて前記電気回路用回路パターン部（２ａ・２ｂ・
２ｃ）のサイドエツチを抑制するものである。
ト部３ｘ・３ｘ′・３ｘＩの下の銅箔部６ｘ・６ｘＩ・
６ｘＩが溶解除去される程度に、かつ、該銅箔部６ｘ・
６ｘ′・６ｘＩにて電気回路の回路パターンを構成する
銅箔部２ａ・２ｂ・２ｃのサイドエツチが抑制される程
度に補助的レジスト部３ｘ・３ｘ′３ｘ″の寸法精度を
定めることにより銅箔部溶解工程終了後の仕上り段階で
は電気回路の回路パターン２ａ・２ｂ・２ｃのみを基部
１上に残すように形成することも可能である。以上のよ
うに本発明は被加工材（基部１に銅箔部２を配置した朱
エツチング加工のプリント基板）から電気回路用回路パ
ターン（２ａ・２ｂ・２ｃ）を形成したプリント回路基
板を作成するに際し、電気回路用回路パターンのレジス
ト部（３ａ・３ｂ・３ｃ）に隣接して、又は該電気回路
用回路パターンのレジスト部に沿つて補助用レジスト部
（３ｘ・３ｘ１・３ｘ″）を形成し、該補助用レジスト
部に依つて該補助用レジスト部の下部に非加工用銅箔部
（６ｘ・６ｘ′・６ｘ″）を形成し、該非加工用銅箔部
によつて前記電気回路用回路パターン部（２ａ・２ｂ・
２ｃ）のサイドエツチを抑制するものである。
次に、第４図Ａ−Ｂにて導電体層と電気抵抗層を積層し
たプリント回路基板の実施例について説明する。
たプリント回路基板の実施例について説明する。
第４図Ａに於て基部１・抵抗層４１・４２導電体層２ａ
・２ｂ・２ｃの順に積層した回路基板上に電気回路用の
回路パターン（符号４１で指示する連続的に屈曲した部
分と符号４２で指示する直線部及び円形部２ａ・２ｂ・
２ｃ・２ａ２から構成する。）を形成する為に該電気回
路用回路パターン上にレジスト材を形成するとともに、
該電気回路用回路パターンのレジスト材に隣接して又は
沿つて設けた補助回路パターン５１・５２・６１上にレ
ジスト材を配置する。前述のように電気回路用回路パタ
ーン（２ａ・２ｂ・２ｃ・４１・４２・２ａ″）と補助
回路パターン（５１・５２・６１）上にレジスト材を配
置した後第４図Ａ図示の白色部をエツチング処理してそ
の部分の導電体層と抵抗層を除去し基板を露出させる。
・２ｂ・２ｃの順に積層した回路基板上に電気回路用の
回路パターン（符号４１で指示する連続的に屈曲した部
分と符号４２で指示する直線部及び円形部２ａ・２ｂ・
２ｃ・２ａ２から構成する。）を形成する為に該電気回
路用回路パターン上にレジスト材を形成するとともに、
該電気回路用回路パターンのレジスト材に隣接して又は
沿つて設けた補助回路パターン５１・５２・６１上にレ
ジスト材を配置する。前述のように電気回路用回路パタ
ーン（２ａ・２ｂ・２ｃ・４１・４２・２ａ″）と補助
回路パターン（５１・５２・６１）上にレジスト材を配
置した後第４図Ａ図示の白色部をエツチング処理してそ
の部分の導電体層と抵抗層を除去し基板を露出させる。
このエツチング処理工程に於てパターン間隔の広い４２
の回路パターンと４１の屈曲部の両外側の回路パターン
は補助回路パターン上に設けたレジスト材によつてサイ
ドエツチの量が抑制されて第４図Ｂに示す如く回路パタ
ーン部のみが残る。次に電気抵抗層を形成するには第４
図Ｂの電気回路用パターンの必要な抵抗値に相当する部
分のレジスト材を剥して導電体層を除去するエツチング
加工を行ない最后にレジスト材を除去して第４図Ｃに示
す所望のプリント回路基板を得ることができる。本発明
によつて得られたプリント回路基板は基部と回路パター
ン（銅箔部）の剥離や、回路パターンの断線等の不都合
・欠点が無くなり、製造上の歩留が向上し、更に導電体
層と電気抵抗層を積層したプリント回路基板に於てはエ
ツチング加工時の導電体層と電気抵抗層からなる回路パ
ターンのサイドエツチが抑制されるため電気抵抗層の断
面積は電気回路の設計上の抵抗値との誤差を僅少にする
ことができる等の優れた効果が顕われた。
の回路パターンと４１の屈曲部の両外側の回路パターン
は補助回路パターン上に設けたレジスト材によつてサイ
ドエツチの量が抑制されて第４図Ｂに示す如く回路パタ
ーン部のみが残る。次に電気抵抗層を形成するには第４
図Ｂの電気回路用パターンの必要な抵抗値に相当する部
分のレジスト材を剥して導電体層を除去するエツチング
加工を行ない最后にレジスト材を除去して第４図Ｃに示
す所望のプリント回路基板を得ることができる。本発明
によつて得られたプリント回路基板は基部と回路パター
ン（銅箔部）の剥離や、回路パターンの断線等の不都合
・欠点が無くなり、製造上の歩留が向上し、更に導電体
層と電気抵抗層を積層したプリント回路基板に於てはエ
ツチング加工時の導電体層と電気抵抗層からなる回路パ
ターンのサイドエツチが抑制されるため電気抵抗層の断
面積は電気回路の設計上の抵抗値との誤差を僅少にする
ことができる等の優れた効果が顕われた。
第１図は従来一般のプリント回路基板の断面図で１は基
板基部、２ａ・２ｂ・２ｃは回路パターンとなる非加工
部の銅箔部、３ａ・３ｂ・３ｃは非加工部の銅箔部２ａ
・２ｂ・２ｃを保護するレジスト部を示す。 第２図は基部「上に抵抗体層４と導電体層２を積層した
構造のプリント回路基板の断面図を示す。第３図は被加
工材の銅箔部に補助的レジスト部を設けた本発明の一実
施例のプリント回路基板の説明図、第４図Ａは本発明を
電気抵抗層、導電体層を積層したプリント回路基板に実
施した実施例を示す平面図。第４図Ｂは第４図ＡＯｘ−
ｘ断面図。第４図Ｃは第４図Ａのプリント基板をエツチ
ング処理した後の仕上りの平面図。第４図Ｄは第４図Ｃ
Ｏｚ−ｚ断面図。１・・・・・・プリント回路基板の基
部、２ａ・２ｂ・２ｃ・・・・・・銅箔部、３ａ・３ｂ
・３ｃ・・・・・・レジスト材、４・・・・・・電気抵
抗層。
板基部、２ａ・２ｂ・２ｃは回路パターンとなる非加工
部の銅箔部、３ａ・３ｂ・３ｃは非加工部の銅箔部２ａ
・２ｂ・２ｃを保護するレジスト部を示す。 第２図は基部「上に抵抗体層４と導電体層２を積層した
構造のプリント回路基板の断面図を示す。第３図は被加
工材の銅箔部に補助的レジスト部を設けた本発明の一実
施例のプリント回路基板の説明図、第４図Ａは本発明を
電気抵抗層、導電体層を積層したプリント回路基板に実
施した実施例を示す平面図。第４図Ｂは第４図ＡＯｘ−
ｘ断面図。第４図Ｃは第４図Ａのプリント基板をエツチ
ング処理した後の仕上りの平面図。第４図Ｄは第４図Ｃ
Ｏｚ−ｚ断面図。１・・・・・・プリント回路基板の基
部、２ａ・２ｂ・２ｃ・・・・・・銅箔部、３ａ・３ｂ
・３ｃ・・・・・・レジスト材、４・・・・・・電気抵
抗層。
Claims (1)
- 【特許請求の範囲】 １ 被加工材からエッチング加工によつて電気回路の回
路パターンを形成するプリント回路基板に於て、電気回
路用回路パターンに隣接して又は該回路パターンに沿つ
て補助用パターンを設けるようにし、該補助用パターン
と電気回路用回路パターンの間隔を一定範囲内に狭くし
て電気回路用回路パターンの非エッチング部のサイドエ
ッチを抑制したことを特徴とするプリント回路基板。 ２ 少なくとも導電体層と電気抵抗層を積層したプリン
ト回路基板に於て、導電体層及び／又は電気抵抗層から
なる電気回路用回路パターンに隣接して又は該回路パタ
ーンに沿つて補助用パターンを設け、該補助用パターン
と前記電気回路用回路パターンの間隔を一定範囲内に狭
くして電気回路用回路パターンの非エッチング部のサイ
ドエッチを抑制したことを特徴とするプリント回路基板
。 ３ 被加工材からエッチング加工によつて電気回路の回
路パターンを形成するプリント回路基板のエッチング加
工に於て、被加工材に電気回路用回路パターンのレジス
ト部とともに該電気回路用回路パターンのレジスト部に
隣接して、又は、該レジスト部に沿つて補助用レジスト
部を形成し、該補助用レジスト部によつて電気回路用回
路パターンの非エッチング部のサイドエッチを抑制する
ことを特徴とする特許請求の範囲第１項記載のプリント
回路基板のエッチング加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12233578A JPS5942480B2 (ja) | 1978-10-04 | 1978-10-04 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12233578A JPS5942480B2 (ja) | 1978-10-04 | 1978-10-04 | プリント回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5548995A JPS5548995A (en) | 1980-04-08 |
| JPS5942480B2 true JPS5942480B2 (ja) | 1984-10-15 |
Family
ID=14833414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12233578A Expired JPS5942480B2 (ja) | 1978-10-04 | 1978-10-04 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942480B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322646Y2 (ja) * | 1980-12-29 | 1988-06-22 | ||
| JPH0223004Y2 (ja) * | 1984-09-29 | 1990-06-21 | ||
| JPH01260884A (ja) * | 1988-04-12 | 1989-10-18 | Ibiden Co Ltd | 補助パターンを有するプリント配線板 |
| TWI845296B (zh) * | 2023-05-04 | 2024-06-11 | 頎邦科技股份有限公司 | 軟性電路板之佈線結構 |
-
1978
- 1978-10-04 JP JP12233578A patent/JPS5942480B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5548995A (en) | 1980-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308862B2 (ja) | 配線回路基板およびその製造方法 | |
| US3742597A (en) | Method for making a coated printed circuit board | |
| JPS5986289A (ja) | モ−ルド回路基板およびその製造方法 | |
| US4115185A (en) | Method of thermally dimensionally stabilizing a printed circuit board | |
| CN112788857A (zh) | 一种线路板精细线路加工方法 | |
| US3745094A (en) | Two resist method for printed circuit structure | |
| KR100431147B1 (ko) | 도체 패턴과 이를 갖는 전자부품 | |
| JPS5942480B2 (ja) | プリント回路基板 | |
| JPS58204176A (ja) | 化学的蝕刻方法 | |
| US3816273A (en) | Method of chemically forming wire | |
| US3493671A (en) | Universal circuit board and method of forming same | |
| KR102779679B1 (ko) | 인쇄회로기판 및 이를 포함하는 반도체 모듈 | |
| JP2685443B2 (ja) | プリント回路基板の加工法 | |
| JP7211930B2 (ja) | 配線回路基板の製造方法 | |
| US7100270B2 (en) | Method of fabricating a thin film integrated circuit with thick film resistors | |
| US3176381A (en) | Method of forming weldable terminals on circuit boards | |
| TWI899177B (zh) | 配線電路基板集合體片材 | |
| JP2003168501A (ja) | ジャンパーチップとその製造方法 | |
| JPH03245593A (ja) | プリント配線板の製造方法 | |
| TWI900581B (zh) | 配線電路基板 | |
| JP3958639B2 (ja) | 可撓性回路基板及びその製造法 | |
| KR20240042653A (ko) | 전기 전도성 평면 요소로부터 형상 부품을 제조하는 방법 및 이러한 유형의 형상 부품을 하나 이상 갖는 회로 기판 | |
| JPH0223004Y2 (ja) | ||
| JPH0637427A (ja) | 銅ポリイミド配線板の製造方法並びにその構造 | |
| JPS5849653Y2 (ja) | プリント配線板 |