JPS593911B2 - 通信回線の同期方式 - Google Patents
通信回線の同期方式Info
- Publication number
- JPS593911B2 JPS593911B2 JP53101731A JP10173178A JPS593911B2 JP S593911 B2 JPS593911 B2 JP S593911B2 JP 53101731 A JP53101731 A JP 53101731A JP 10173178 A JP10173178 A JP 10173178A JP S593911 B2 JPS593911 B2 JP S593911B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- code
- synchronization
- circuit
- original information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は良好な伝送品質が得られないたとえは短波無線
回線などにおいてディジタル符号伝送の送受信を行なう
場合に効果的な同期方式に関する。
回線などにおいてディジタル符号伝送の送受信を行なう
場合に効果的な同期方式に関する。
従来の同期方式では送信局の原隋報のディジタル符号の
フレーム同期符号と、この原隋報に乱数をかけて送信す
る乱数ディジタル信号の乱数同期符号とは別々のもので
あつた。しかも後者の同期符号には誤り訂正を施してな
いので、受信した乱数同期符号が途中の無線回線で誤り
を生じることがあれば正しく原情報に復元されないので
原情報の同期もとれないという欠点があつた。またたと
え乱数同期符号が正しく受信されたとしても、乱数同期
符号以外の乱数符号の中に誤りがあつて原端報の同期符
号が誤ることになれは原精報のフレーム同期もとれない
こと、誤り対策として乱数同期符号と原隋報の同期符号
に別々に誤り訂正のためのパリテイコードを付加するこ
とは、ディジタル信号の冗長分が大きくなること等の問
題があり有効な手法とは言えなかつた。本発明は上記従
来の欠点を除くために行つたもので、秘匿性を考慮して
送信側でディジタル信号に乱数をかけて送信するとき本
方式を採用すれは送受信間の原精報のフレーム同期は乱
数の同期符号が正しくとれるかどうかで一義的に決定す
る。
フレーム同期符号と、この原隋報に乱数をかけて送信す
る乱数ディジタル信号の乱数同期符号とは別々のもので
あつた。しかも後者の同期符号には誤り訂正を施してな
いので、受信した乱数同期符号が途中の無線回線で誤り
を生じることがあれば正しく原情報に復元されないので
原情報の同期もとれないという欠点があつた。またたと
え乱数同期符号が正しく受信されたとしても、乱数同期
符号以外の乱数符号の中に誤りがあつて原端報の同期符
号が誤ることになれは原精報のフレーム同期もとれない
こと、誤り対策として乱数同期符号と原隋報の同期符号
に別々に誤り訂正のためのパリテイコードを付加するこ
とは、ディジタル信号の冗長分が大きくなること等の問
題があり有効な手法とは言えなかつた。本発明は上記従
来の欠点を除くために行つたもので、秘匿性を考慮して
送信側でディジタル信号に乱数をかけて送信するとき本
方式を採用すれは送受信間の原精報のフレーム同期は乱
数の同期符号が正しくとれるかどうかで一義的に決定す
る。
しかも原端報と乱数同期符号に別々にパリテイコードを
付加する必要がないので、パリテイコードによるディジ
タル符号の冗長が少なくそれだけ回線における誤りの発
生も少くなるので、同期が正Ｊ 確にとれ迅速で有効な
ディジタル符号伝送が行われることが特徴である。以下
本発明を実施例によつて詳細に説明する。第１図は本発
明を実施した送信装置の構成例図、第２図は同じく受信
装置の構成例図、第３図は本・ 発明方式によるディジ
タル符号伝送時の送信伝送フォーマット、第４図は第３
図のフォーマット受信時の受信伝送フォーマットである
。
付加する必要がないので、パリテイコードによるディジ
タル符号の冗長が少なくそれだけ回線における誤りの発
生も少くなるので、同期が正Ｊ 確にとれ迅速で有効な
ディジタル符号伝送が行われることが特徴である。以下
本発明を実施例によつて詳細に説明する。第１図は本発
明を実施した送信装置の構成例図、第２図は同じく受信
装置の構成例図、第３図は本・ 発明方式によるディジ
タル符号伝送時の送信伝送フォーマット、第４図は第３
図のフォーマット受信時の受信伝送フォーマットである
。
へ
まず第１図と第３図によつて送信装置とその動作を説明
する。
する。
第１図において１は外部より入力するデイジタル符号を
タイミング調整するための一時的な記憶回路（Ｍｔ）で
、いまタイミング（パルス発生）回路７にて発生させた
クロツクＴｌ，にて第３図１−Ｔの直列デイジタル信号
が図示せぬ外部の装置から連続して１の入力端に入力す
るものとする。この場合イの制御ライン信号によつてＮ
ｌ，。２，．．．ｎｔ，ｎｔ＋，・・・で示した各フレ
ーム毎の先頭ビツト位置は知らされる。
タイミング調整するための一時的な記憶回路（Ｍｔ）で
、いまタイミング（パルス発生）回路７にて発生させた
クロツクＴｌ，にて第３図１−Ｔの直列デイジタル信号
が図示せぬ外部の装置から連続して１の入力端に入力す
るものとする。この場合イの制御ライン信号によつてＮ
ｌ，。２，．．．ｎｔ，ｎｔ＋，・・・で示した各フレ
ーム毎の先頭ビツト位置は知らされる。
第３図の１−Ｔの信号は１フレームが１０ビツトずつで
構成されるデイジタル符号で、Ｎ，，ｎ２・・・はおの
おの１フレームを構成している。たとえは１フレーム目
のｎ１は１〜１０ビ゛ント、２フレーム目のＮ２は１１
〜２０ビ゛ント、ＮＬフレーム目はｍ−９〜ｍビツトで
それぞれ構成されている。また１，２，３，・・・ｍ−
９，・・・Ｍ，ｍ＋１・・・はフレーム中の２進法の１
またはＯの各ビツトを表わしている。さて第１図のメモ
リ１に一時記憶されたデイジタル信号は同じく１フレー
ム毎に同期信号付加回路２（Ｓｔ）に出力し口の制御ラ
インにてイと同様に各フレームの先頭ビツトの位置を知
らせる。この回路２では送受信間の同期を合わせるため
の同期符号を適当フレーム数毎に区切つて付加する。こ
の同期符号によつて送受信間のフレーム同期を合わせる
のであるが、フレームの区切り方は１フレームのビツト
数によつて異る。たマしこの例では説明をわかり易くす
るため２フレームに１回ずつその先頭に５ビツトよりな
るフレーム同期符号を付加し、しかもどれも同一共通の
５ビツト符号を用いた場合を示してある。第３図の２−
Ｔはこの同期符号付加回路２の出力デイジタル符号で、
Ｎは原情報のフレーム同期符号でＳｌ，Ｓ２・・・Ｓ５
のビツトから成立つて２フレームごとに付加されている
。また第１図のＴ，２はこの回路２を制御するクロツク
である。次段の３は乱数回路（ＣＰ，）で、２−Ｔのよ
うな原情報デイジタル信号に乱数をかけてクロツクＴ，
３に従つて次段４に出力する。
構成されるデイジタル符号で、Ｎ，，ｎ２・・・はおの
おの１フレームを構成している。たとえは１フレーム目
のｎ１は１〜１０ビ゛ント、２フレーム目のＮ２は１１
〜２０ビ゛ント、ＮＬフレーム目はｍ−９〜ｍビツトで
それぞれ構成されている。また１，２，３，・・・ｍ−
９，・・・Ｍ，ｍ＋１・・・はフレーム中の２進法の１
またはＯの各ビツトを表わしている。さて第１図のメモ
リ１に一時記憶されたデイジタル信号は同じく１フレー
ム毎に同期信号付加回路２（Ｓｔ）に出力し口の制御ラ
インにてイと同様に各フレームの先頭ビツトの位置を知
らせる。この回路２では送受信間の同期を合わせるため
の同期符号を適当フレーム数毎に区切つて付加する。こ
の同期符号によつて送受信間のフレーム同期を合わせる
のであるが、フレームの区切り方は１フレームのビツト
数によつて異る。たマしこの例では説明をわかり易くす
るため２フレームに１回ずつその先頭に５ビツトよりな
るフレーム同期符号を付加し、しかもどれも同一共通の
５ビツト符号を用いた場合を示してある。第３図の２−
Ｔはこの同期符号付加回路２の出力デイジタル符号で、
Ｎは原情報のフレーム同期符号でＳｌ，Ｓ２・・・Ｓ５
のビツトから成立つて２フレームごとに付加されている
。また第１図のＴ，２はこの回路２を制御するクロツク
である。次段の３は乱数回路（ＣＰ，）で、２−Ｔのよ
うな原情報デイジタル信号に乱数をかけてクロツクＴ，
３に従つて次段４に出力する。
第３図３−Ｔはこの出力デイジタル符号である。あらか
じめ送、受信間で設定してある乱数同期符号の組合わせ
とその送出順序および乱数同期符号による原情報の変更
方法等を含む乱数かけ方の規則に従つてＮが入力する度
に乱数の手法が変わる。たとえば２−Ｔの最初のＮの５
ビツトがＮ，ｘに変化する。Ｎ，ｘはビツト数は５で変
わらないがビツト内の符号はＳ，ｌＸ，Ｓ，２Ｘ・・・
Ｓｌ５Ｘに変化する。さらに具体的に示すとＮが２進法
でＳ，Ｓ２Ｓ３Ｓ４Ｓ５＝１００１０で構成されていた
とすれば、Ｎ，ｘはＳｌｌＸＳｌ２ＸＳｌ３ＸＳｌ４Ｘ
Ｓｌ５Ｘ＝０１００１のように変化する。次のＮはＮ３
Ｘになるがそのビツト構成はＮ，ｘとはまた異なる。同
様にしてＮ５ｘ，Ｎｔｘもこの乱数回路３で作られこれ
らは循環的に変化する。さらにこれらの乱数同期符号Ｎ
ｌｘ，Ｎ３ｘ，Ｎ５ｘ，・・・Ｎｔｘによつてそれぞれ
次の乱数同期符号までの原情報（この例では２フレーム
分）に乱数がかけられる。たとえはＮ，ｘによつてＮｌ
，ｎ２フレームが乱数をかけられその結果としてＮ，ｘ
となり、Ｎ３ＸによつてＮ３とＮ４フレームはＮ３Ｘに
、ＮｔｘによつてＮｔとＮＬ＋，フレームはＮＬＸにそ
れぞれ変化する。このように乱数回路３では第３図の２
−Ｔを３−Ｔに変えるとき、フレーム同期信号Ｎ毎に乱
数のパターンを打合わせてある規則に従つて変えて他の
デイジタル符号を作る。すなわち乱数パターンのため原
情報はビツトの配列が変えられる。たとえばｎ１とＮ２
のフレームでは１，２，３，・・・２０のように配列さ
れていた原情報は４，７，９，・・・２０，１９，１０
のようなＮ，ｘにビツト配列が変更される。この乱数同
期符号による原情報への乱数のかけ方はたとえば乱数同
期符号によつて決まる乱数加算符号と原情報との２進数
による加算などのあらかじめ定めてある手段が用いられ
る。なおこの例のように５ビツトで乱数パターンの組合
わせを作る場合には乱数の組合わせは２５Ｘ５！＝３８
４０通りあり、一般にｎビツトを用いれは２ｎＸｎ！通
りの組合わせができる。
じめ送、受信間で設定してある乱数同期符号の組合わせ
とその送出順序および乱数同期符号による原情報の変更
方法等を含む乱数かけ方の規則に従つてＮが入力する度
に乱数の手法が変わる。たとえば２−Ｔの最初のＮの５
ビツトがＮ，ｘに変化する。Ｎ，ｘはビツト数は５で変
わらないがビツト内の符号はＳ，ｌＸ，Ｓ，２Ｘ・・・
Ｓｌ５Ｘに変化する。さらに具体的に示すとＮが２進法
でＳ，Ｓ２Ｓ３Ｓ４Ｓ５＝１００１０で構成されていた
とすれば、Ｎ，ｘはＳｌｌＸＳｌ２ＸＳｌ３ＸＳｌ４Ｘ
Ｓｌ５Ｘ＝０１００１のように変化する。次のＮはＮ３
Ｘになるがそのビツト構成はＮ，ｘとはまた異なる。同
様にしてＮ５ｘ，Ｎｔｘもこの乱数回路３で作られこれ
らは循環的に変化する。さらにこれらの乱数同期符号Ｎ
ｌｘ，Ｎ３ｘ，Ｎ５ｘ，・・・Ｎｔｘによつてそれぞれ
次の乱数同期符号までの原情報（この例では２フレーム
分）に乱数がかけられる。たとえはＮ，ｘによつてＮｌ
，ｎ２フレームが乱数をかけられその結果としてＮ，ｘ
となり、Ｎ３ＸによつてＮ３とＮ４フレームはＮ３Ｘに
、ＮｔｘによつてＮｔとＮＬ＋，フレームはＮＬＸにそ
れぞれ変化する。このように乱数回路３では第３図の２
−Ｔを３−Ｔに変えるとき、フレーム同期信号Ｎ毎に乱
数のパターンを打合わせてある規則に従つて変えて他の
デイジタル符号を作る。すなわち乱数パターンのため原
情報はビツトの配列が変えられる。たとえばｎ１とＮ２
のフレームでは１，２，３，・・・２０のように配列さ
れていた原情報は４，７，９，・・・２０，１９，１０
のようなＮ，ｘにビツト配列が変更される。この乱数同
期符号による原情報への乱数のかけ方はたとえば乱数同
期符号によつて決まる乱数加算符号と原情報との２進数
による加算などのあらかじめ定めてある手段が用いられ
る。なおこの例のように５ビツトで乱数パターンの組合
わせを作る場合には乱数の組合わせは２５Ｘ５！＝３８
４０通りあり、一般にｎビツトを用いれは２ｎＸｎ！通
りの組合わせができる。
従つて乱数の組合わせの要求によつてビツト数ｎを選べ
はよい。声た乱数同期符号Ｎ，ｘ，Ｎ３ｘ・・・Ｎｔｘ
・・・は受信局側で他の符号をこの乱数同期符号と誤つ
て判定しないように鋭い相関関数のピークをもつ符号系
列を選ぶことが必要である。次に第１図の４はパリテイ
コード付加回路（Ｅ，ｌ）で、無線回線における同期符
号の誤りを受信側で訂正できるように送信側でパリテイ
コードを付加する回路であり、クロツクＴｌ４で動作す
る。
はよい。声た乱数同期符号Ｎ，ｘ，Ｎ３ｘ・・・Ｎｔｘ
・・・は受信局側で他の符号をこの乱数同期符号と誤つ
て判定しないように鋭い相関関数のピークをもつ符号系
列を選ぶことが必要である。次に第１図の４はパリテイ
コード付加回路（Ｅ，ｌ）で、無線回線における同期符
号の誤りを受信側で訂正できるように送信側でパリテイ
コードを付加する回路であり、クロツクＴｌ４で動作す
る。
第３図の３−Ｔデイジタル符号の乱数同期符号が回路３
から回路４に入力する度にその制御信号ラインハからは
その先頭のビツト位置を知らせ、Ｎｌｘ，Ｎ３ｘ，Ｎ５
ｘ・・・Ｎｔｘ・・・それぞれの後に誤り訂正のための
パリテイコードを４ビツト付加する。このパリテイコー
ドのビツト数は訂正能力および乱数同期符号のビツト数
によつて異る。第３図の４−Ｔはこのパリテイコードが
付加されて回路４から出力されるデイジタル符号を示し
、３−ＴのＮｌＸはＮｌｌＸ９Ｎ３Ｘ（まＮ３ｌＸ９Ｎ
ｔＸはＮｔｌＸにそれぞれ変化する。そしてたとえはＮ
ｌｌＸではＳｌｌＸ・・・Ｓ，５Ｘの５ビツトに対して
パリテイコードＰｌ，Ｘ，・・・Ｐｌ４Ｘの４ビツトが
付加されている。同様にしてＮ３，ｘ，・・・Ｎｔ，ｘ
にもそれぞれ４ビツトのパリテイコードが付加される。
たマしこの回路４ではＮ，Ｘ，ｎ３Ｘ，・・・ＮｔＸ・
・・については変化はなく３−Ｔと４−Ｔのこの部分は
全く同じである。すなわちパリテイコードは３−Ｔの乱
数同期符号のみに付加する。パリテイコード付加回路４
の出力は送信機５の変調回路に送られ、４−Ｔのデイジ
タル符号で変調された特定周波数の電波は送信機５−ア
ンテナ６によつて送信信号として送出される。次に上記
の送信信号を受信側で復元する受信装置の構成とその動
作を第２図と第４図によつて説明する。
から回路４に入力する度にその制御信号ラインハからは
その先頭のビツト位置を知らせ、Ｎｌｘ，Ｎ３ｘ，Ｎ５
ｘ・・・Ｎｔｘ・・・それぞれの後に誤り訂正のための
パリテイコードを４ビツト付加する。このパリテイコー
ドのビツト数は訂正能力および乱数同期符号のビツト数
によつて異る。第３図の４−Ｔはこのパリテイコードが
付加されて回路４から出力されるデイジタル符号を示し
、３−ＴのＮｌＸはＮｌｌＸ９Ｎ３Ｘ（まＮ３ｌＸ９Ｎ
ｔＸはＮｔｌＸにそれぞれ変化する。そしてたとえはＮ
ｌｌＸではＳｌｌＸ・・・Ｓ，５Ｘの５ビツトに対して
パリテイコードＰｌ，Ｘ，・・・Ｐｌ４Ｘの４ビツトが
付加されている。同様にしてＮ３，ｘ，・・・Ｎｔ，ｘ
にもそれぞれ４ビツトのパリテイコードが付加される。
たマしこの回路４ではＮ，Ｘ，ｎ３Ｘ，・・・ＮｔＸ・
・・については変化はなく３−Ｔと４−Ｔのこの部分は
全く同じである。すなわちパリテイコードは３−Ｔの乱
数同期符号のみに付加する。パリテイコード付加回路４
の出力は送信機５の変調回路に送られ、４−Ｔのデイジ
タル符号で変調された特定周波数の電波は送信機５−ア
ンテナ６によつて送信信号として送出される。次に上記
の送信信号を受信側で復元する受信装置の構成とその動
作を第２図と第４図によつて説明する。
第２図の受信装置においてアンテナ１５、受信部８を経
て復調された信号は第４図の４−Ｒのデイジタル信号と
して誤り訂正回路９に入力する。４−Ｒは無線回線で誤
りを発生しないときは第３図の４−Ｔと全く同一の符号
構成になる筈であるが、ここでは４−Ｒの△印のビツト
が誤りを生じたものとする。
て復調された信号は第４図の４−Ｒのデイジタル信号と
して誤り訂正回路９に入力する。４−Ｒは無線回線で誤
りを発生しないときは第３図の４−Ｔと全く同一の符号
構成になる筈であるが、ここでは４−Ｒの△印のビツト
が誤りを生じたものとする。
誤りというのは無線回線の途中で２進コードの１がＯに
、Ｏが１に変化したことであつて、具体的には４−Ｒで
はＳｌ３Ｘ，７，ｌ９９Ｓ３２Ｘラ３１９４０９ｓｔ５
Ｘ夛Ｍｐｍ−５のビツトが誤りをおこしたものとする。
この誤りを生じたビツトおよびフレームには４−Ｒでは
バー印を付加してＮｌｌＸはＮｌ，Ｘ，ｎ，ＸはＮｌＸ
のように表わしてある。第２図の回路９（ＥｐＲ）は第
１図のパリテイコード付加回路４（Ｅｐｔ）に対して受
信側の乱数同期符号の誤り訂正を行う回路で、送信側と
同一周波数のタイミング回路１３から供給されるクロツ
クパルスＴ２４によつて動作する。
、Ｏが１に変化したことであつて、具体的には４−Ｒで
はＳｌ３Ｘ，７，ｌ９９Ｓ３２Ｘラ３１９４０９ｓｔ５
Ｘ夛Ｍｐｍ−５のビツトが誤りをおこしたものとする。
この誤りを生じたビツトおよびフレームには４−Ｒでは
バー印を付加してＮｌｌＸはＮｌ，Ｘ，ｎ，ＸはＮｌＸ
のように表わしてある。第２図の回路９（ＥｐＲ）は第
１図のパリテイコード付加回路４（Ｅｐｔ）に対して受
信側の乱数同期符号の誤り訂正を行う回路で、送信側と
同一周波数のタイミング回路１３から供給されるクロツ
クパルスＴ２４によつて動作する。
回路９は信号４−Ｒが入力し始めると回路内部のメモリ
装置に入カデイジタル符号を順に記憶させ、入力される
ビツト毎にいま受信したビツトとこれより前に受信した
８ビツトとの合計９ビツトで後の４ビツトをパリテイと
して誤り訂正を施し、次段の乱数復元回路１０（ＣＰＲ
）に訂正した５ビツト分を出力する。そして回路１０に
おいて乱数の鍵にあたる同期符号であると確認した時は
二の制御ラインによつて誤り訂正回路９に確認の通知信
号（以後乱数同期開始信号という）を送出する。例で示
すと第４図４−Ｒのデイジタル符号ではＮｌｌＸのＰ，
４Ｘのビツトが回路９に入力し、Ｓｌ，Ｘ，Ｓｌ２Ｘ，
？青Ｘ′Ｓｌ４Ｘ２Ｓｌ５ＸツＰｌｌＸラＰｌ２Ｘ２Ｐ
ｌ３Ｘ２Ｐｌ４Ｘの計９ビツトで後の４ビツトＰｌ，Ｘ
，・・・Ｐｌ４Ｘをパリテイとして誤り訂正を施し、Ｓ
，３ＸをＳｌ３Ｘとした後のＳｌｌＸ，Ｓｌ２Ｘ，Ｓｌ
３Ｘ，Ｓ，４Ｘ，Ｓｌ５Ｘからなる３−ＲのＮｌＸの符
号を第２図の９αラインより回路１０に送り出した時の
み二のラインから乱数（同期）開始位置通知信号を出す
。かくして第４図３−ＲのＮ，ｘはＮ，，ｘの訂正され
た乱数同期符号であり、ＮｌＸは前記のように鋭い相関
関数のピークをもつ符号系列のパターンを利用している
ので、入カビツト毎に上記のような操作をし回路９と回
路１０の間でこの判定を行つても誤つて他のビツト位置
で乱数開始位置通知信号を出す確率は非常に小さい。さ
て乱数復元回路１０で一度乱数の開始位置通信信号（Ｎ
ｌ，ｘに対するＮｌｘ）を判定すると、送信側の乱数回
路３と同じ規則であらかじめ設定してある乱数復元回路
１０内の設定値に対応して次の乱数同期符号の位置すな
わち第４図４−Ｒの７Ｎ寺、のＳ３ｌＯのビツト位置を
第２図二の制御ラインを使つて回路１０が回路９に通知
する。
装置に入カデイジタル符号を順に記憶させ、入力される
ビツト毎にいま受信したビツトとこれより前に受信した
８ビツトとの合計９ビツトで後の４ビツトをパリテイと
して誤り訂正を施し、次段の乱数復元回路１０（ＣＰＲ
）に訂正した５ビツト分を出力する。そして回路１０に
おいて乱数の鍵にあたる同期符号であると確認した時は
二の制御ラインによつて誤り訂正回路９に確認の通知信
号（以後乱数同期開始信号という）を送出する。例で示
すと第４図４−Ｒのデイジタル符号ではＮｌｌＸのＰ，
４Ｘのビツトが回路９に入力し、Ｓｌ，Ｘ，Ｓｌ２Ｘ，
？青Ｘ′Ｓｌ４Ｘ２Ｓｌ５ＸツＰｌｌＸラＰｌ２Ｘ２Ｐ
ｌ３Ｘ２Ｐｌ４Ｘの計９ビツトで後の４ビツトＰｌ，Ｘ
，・・・Ｐｌ４Ｘをパリテイとして誤り訂正を施し、Ｓ
，３ＸをＳｌ３Ｘとした後のＳｌｌＸ，Ｓｌ２Ｘ，Ｓｌ
３Ｘ，Ｓ，４Ｘ，Ｓｌ５Ｘからなる３−ＲのＮｌＸの符
号を第２図の９αラインより回路１０に送り出した時の
み二のラインから乱数（同期）開始位置通知信号を出す
。かくして第４図３−ＲのＮ，ｘはＮ，，ｘの訂正され
た乱数同期符号であり、ＮｌＸは前記のように鋭い相関
関数のピークをもつ符号系列のパターンを利用している
ので、入カビツト毎に上記のような操作をし回路９と回
路１０の間でこの判定を行つても誤つて他のビツト位置
で乱数開始位置通知信号を出す確率は非常に小さい。さ
て乱数復元回路１０で一度乱数の開始位置通信信号（Ｎ
ｌ，ｘに対するＮｌｘ）を判定すると、送信側の乱数回
路３と同じ規則であらかじめ設定してある乱数復元回路
１０内の設定値に対応して次の乱数同期符号の位置すな
わち第４図４−Ｒの７Ｎ寺、のＳ３ｌＯのビツト位置を
第２図二の制御ラインを使つて回路１０が回路９に通知
する。
このようにして順次乱数同期符号の最初のビツト位置す
なわち第４図のＮ３ｌＸＯ）Ｓ３ｌｘ・・・ＮｔｘＯＳ
ｔｘの位置を遂次第２図の制御ラインニより誤り訂正τ
回路９に通知する。誤り訂正回路９では乱数開始位置
信号以後はこの制御ラインニから乱数同期信号の最初の
ビツト位置が通知されると、このビツトを含めて後の９
一ビツトで誤り訂正を行う。
なわち第４図のＮ３ｌＸＯ）Ｓ３ｌｘ・・・ＮｔｘＯＳ
ｔｘの位置を遂次第２図の制御ラインニより誤り訂正τ
回路９に通知する。誤り訂正回路９では乱数開始位置
信号以後はこの制御ラインニから乱数同期信号の最初の
ビツト位置が通知されると、このビツトを含めて後の９
一ビツトで誤り訂正を行う。
たとえば第４図４−Ｒ９のＮπτではＳ７Ｃ，・・・，
Ｓ，５Ｘ，Ｐ３，Ｘ，・・・Ｐ３４Ｘの後半４ビツトを
パリテイとし計９ビツトで誤り訂正をすると、第４図３
−Ｒ（７）Ｓ３ｌｘ，・・・Ｓ３５Ｘよりなる訂正され
た乱数同期符号Ｎ３Ｘを出力する。なお乱数開始位置判
定以後は乱数復元回路１０の構成を容易にするために９
ｂラインから回路９はデイジタル符号を回路１０に出力
する。上記の例では第１図の乱数回路（ＣＰ，）３は第
２図の２−Ｔのデイジタル符号に対して３−Ｔのフレー
ム同期信号Ｎ毎に乱数をかけているが、あらかじめ送、
，受信局間の乱数設定約束による設定値に対応させて回
路１０よりの制御信号二によつて乱数同期の通知信号を
回路３に送るようにすれはどのＮの位置で乱数をかけて
もよい。たとえは最初のＮで乱数をかけたら次は３回目
に乱数回路３に入力されるＮで乱数をかけてこれに対応
するｒ乱数同期符号をフレームの前に付加し送信しても
よい。
Ｓ，５Ｘ，Ｐ３，Ｘ，・・・Ｐ３４Ｘの後半４ビツトを
パリテイとし計９ビツトで誤り訂正をすると、第４図３
−Ｒ（７）Ｓ３ｌｘ，・・・Ｓ３５Ｘよりなる訂正され
た乱数同期符号Ｎ３Ｘを出力する。なお乱数開始位置判
定以後は乱数復元回路１０の構成を容易にするために９
ｂラインから回路９はデイジタル符号を回路１０に出力
する。上記の例では第１図の乱数回路（ＣＰ，）３は第
２図の２−Ｔのデイジタル符号に対して３−Ｔのフレー
ム同期信号Ｎ毎に乱数をかけているが、あらかじめ送、
，受信局間の乱数設定約束による設定値に対応させて回
路１０よりの制御信号二によつて乱数同期の通知信号を
回路３に送るようにすれはどのＮの位置で乱数をかけて
もよい。たとえは最初のＮで乱数をかけたら次は３回目
に乱数回路３に入力されるＮで乱数をかけてこれに対応
するｒ乱数同期符号をフレームの前に付加し送信しても
よい。
なお第４図の４−Ｒのマπτ部分のエラービツトの数が
訂正可能な範囲を超えている場合は乱数復元回路１０で
は乱数開始位置の判定ができない。そして次のＮ３，Ｘ
で訂正してこれに対するＮ３Ｘを乱数開始位置とみなし
て以後前述と同じ動作を誤り訂正回路９と乱数復元回路
１０の間で行う。Ｔ２３は回路１０を制御するためのク
ロツクである。９ａ，９ｂ両ラインを通じて乱数同期符
二号の誤りが正しく訂正されて乱数復元回路１０に入
力すると、第４図の３−Ｒのデイジタル符号は回路１０
の内部であらかじめ送受間で設定してある手法に従つて
２−Ｒのように復元される。
訂正可能な範囲を超えている場合は乱数復元回路１０で
は乱数開始位置の判定ができない。そして次のＮ３，Ｘ
で訂正してこれに対するＮ３Ｘを乱数開始位置とみなし
て以後前述と同じ動作を誤り訂正回路９と乱数復元回路
１０の間で行う。Ｔ２３は回路１０を制御するためのク
ロツクである。９ａ，９ｂ両ラインを通じて乱数同期符
二号の誤りが正しく訂正されて乱数復元回路１０に入
力すると、第４図の３−Ｒのデイジタル符号は回路１０
の内部であらかじめ送受間で設定してある手法に従つて
２−Ｒのように復元される。
すなわち３−ＲのＮｌＸによりＮｌＸの４，７，９，・
・・ 二２０，１９，１０のビツト配列が２−Ｒ（１７
）ｎ１とＮ２のビツト配列１，２，３，・・・９，１０
，１１，１２，・・・１９，２０のように復元される。
これは送信側の第２図２−ＴＯ）ｎ１とＮ２に対応した
ビツト配列である。その後で第４図の３−ＲＯ）Ｎ，ｘ
５は２−Ｒ（７）Ｎに復元される。Ｎのビツト配列はＳ
ｌ，Ｓ２，・・・Ｓ５である。同様にして３−Ｒの′Ｎ
３Ｘにより？＼の２３，ｎ，２７，２９，・・・４０，
２５，３２のビツト配列が２−ＲＯ）Ｎ３，ｎ４のビツ
ト配列２１，２２，・・・２８，２９，３０，３１，３
２，３３，・・・３９，４０のように復元され、これは
送信側の第３図２−ＴのＮ３とＮ４に対応するビツト配
列になる。その後で３−ＲのＮ３Ｘは２−ＲＯ）Ｎに復
元される。このようにして乱数同期信号毎に乱数復元回
路１０内部でも ４との原情報に復元されるが、第４図
３−Ｒ（７）Ｎｔｘは２−ＲＯｎｔ（５ｎｔ＋１に、Ｎ
ｔｘはＮに復元される。そしてこの２−Ｒが回路１０の
デイジタル符号出力として次段の回路１１に送出される
。第２図の回路１１はフレームおよびビツトの同期抽出
回路（ＳＲ）で、タイミング回路１３よりのクロツクＴ
２２によつて動作する。回路１０から第４図２−Ｒのデ
イジタル符号がこの回路１１に入力すると、同期符号Ｎ
によつて２フレームずつ送信局側の同期に正しく追従し
、その出力には第４図１−Ｒのデイジタル符号が現われ
る。フレーム同期が正しくとれるとビツト同期も同時に
修正される。なお第２図の制御ラインホはフレームの位
置を知らせる制御信号の送り出し線で、２フレーム毎の
先頭ビツトの位置を知らせる。次段の回路１２は出力の
タイミング調整をするメモリ回路（ＭＲ）で、第４図１
−Ｒのデイジタル信号を１フレームずつ外部線路１４に
送り出しもとの信号を復元する。
・・ 二２０，１９，１０のビツト配列が２−Ｒ（１７
）ｎ１とＮ２のビツト配列１，２，３，・・・９，１０
，１１，１２，・・・１９，２０のように復元される。
これは送信側の第２図２−ＴＯ）ｎ１とＮ２に対応した
ビツト配列である。その後で第４図の３−ＲＯ）Ｎ，ｘ
５は２−Ｒ（７）Ｎに復元される。Ｎのビツト配列はＳ
ｌ，Ｓ２，・・・Ｓ５である。同様にして３−Ｒの′Ｎ
３Ｘにより？＼の２３，ｎ，２７，２９，・・・４０，
２５，３２のビツト配列が２−ＲＯ）Ｎ３，ｎ４のビツ
ト配列２１，２２，・・・２８，２９，３０，３１，３
２，３３，・・・３９，４０のように復元され、これは
送信側の第３図２−ＴのＮ３とＮ４に対応するビツト配
列になる。その後で３−ＲのＮ３Ｘは２−ＲＯ）Ｎに復
元される。このようにして乱数同期信号毎に乱数復元回
路１０内部でも ４との原情報に復元されるが、第４図
３−Ｒ（７）Ｎｔｘは２−ＲＯｎｔ（５ｎｔ＋１に、Ｎ
ｔｘはＮに復元される。そしてこの２−Ｒが回路１０の
デイジタル符号出力として次段の回路１１に送出される
。第２図の回路１１はフレームおよびビツトの同期抽出
回路（ＳＲ）で、タイミング回路１３よりのクロツクＴ
２２によつて動作する。回路１０から第４図２−Ｒのデ
イジタル符号がこの回路１１に入力すると、同期符号Ｎ
によつて２フレームずつ送信局側の同期に正しく追従し
、その出力には第４図１−Ｒのデイジタル符号が現われ
る。フレーム同期が正しくとれるとビツト同期も同時に
修正される。なお第２図の制御ラインホはフレームの位
置を知らせる制御信号の送り出し線で、２フレーム毎の
先頭ビツトの位置を知らせる。次段の回路１２は出力の
タイミング調整をするメモリ回路（ＭＲ）で、第４図１
−Ｒのデイジタル信号を１フレームずつ外部線路１４に
送り出しもとの信号を復元する。
また制御ラインへは第２図の外部にあるプリンタ等の装
置に制御ラインホの出力から１フレームの先頭ビツトの
位置を知らせるための出力を与えるためのものである。
以上の説明のように送信局側でもとのフレーム同期信号
Ｎに乱数をかけ、この乱数同期信号に誤り訂正のための
パリテイを付加して送信し、受信局側では誤り訂正を行
い乱数同期符号のみ正しく受信すれはもとの同期符号Ｎ
は回路１０内部で一義的に正しく復元できる。
置に制御ラインホの出力から１フレームの先頭ビツトの
位置を知らせるための出力を与えるためのものである。
以上の説明のように送信局側でもとのフレーム同期信号
Ｎに乱数をかけ、この乱数同期信号に誤り訂正のための
パリテイを付加して送信し、受信局側では誤り訂正を行
い乱数同期符号のみ正しく受信すれはもとの同期符号Ｎ
は回路１０内部で一義的に正しく復元できる。
なお第４図１−Ｒの原情報中の７，１９，３１等がエラ
ー誤りとなつたまま送出してもフレーム同期のエラーと
は無関係で、かつこのフレーム毎のデイジタル符号出力
１４をたとえはアナログ信号に変換するような場合には
少しばかりのエラーは問題にならない。
ー誤りとなつたまま送出してもフレーム同期のエラーと
は無関係で、かつこのフレーム毎のデイジタル符号出力
１４をたとえはアナログ信号に変換するような場合には
少しばかりのエラーは問題にならない。
第１図および第２図はそれぞれ本発明を実施した送信装
置および受信装置の構成例図、第３図は本発明方式によ
るデイジタル符号伝送時の送信伝送フオーマツト、第４
図は第３図のフオーマツト受信時の受信伝送フオーマツ
トである。 １，１２・・・・・・メモリ、２・・・・・・同期符号
付加回路（Ｓ，）、３・・・・・・乱数回路（ＣＰｌ）
、４・・・・・・パリテイコード付加回路、５・・・・
・・送信機、６，１５・・・・・・アンテナ、７，１３
・・・・・・タイミングパルス発生器、８・・・・・・
受信部、９・・・・・・誤り訂正回路（ＥｐＲ）、１０
・・・・・・乱数復元回路（ＣＰＲ）、１１・・・・・
・同期抽出回路（ＳＲ．）、１４・・・・・・外部線路
、イ〜へ・・・・・・制御ライン。
置および受信装置の構成例図、第３図は本発明方式によ
るデイジタル符号伝送時の送信伝送フオーマツト、第４
図は第３図のフオーマツト受信時の受信伝送フオーマツ
トである。 １，１２・・・・・・メモリ、２・・・・・・同期符号
付加回路（Ｓ，）、３・・・・・・乱数回路（ＣＰｌ）
、４・・・・・・パリテイコード付加回路、５・・・・
・・送信機、６，１５・・・・・・アンテナ、７，１３
・・・・・・タイミングパルス発生器、８・・・・・・
受信部、９・・・・・・誤り訂正回路（ＥｐＲ）、１０
・・・・・・乱数復元回路（ＣＰＲ）、１１・・・・・
・同期抽出回路（ＳＲ．）、１４・・・・・・外部線路
、イ〜へ・・・・・・制御ライン。
Claims (1)
- １ 原情報のディジタル符号に秘匿のために乱数をかけ
てディジタル符号伝送を行う場合に、送、受間にて原情
報の一定フレーム数毎に挿入しかつ循環的に変化する乱
数同期符号とその組合わせおよび各乱数同期符号による
原情報符号への乱数のかけ方を打合わせておき、送信側
においては原情報の一定フレーム毎にその先頭に乱数同
期符号とその誤り訂正のためのパリテイコードを付加挿
入すると共に上記一定フレーム毎の原情報にその乱数同
期符号によつて定まる乱数をかけて送信し、受信側では
受信した乱数同期符号について誤り訂正を行つたのち乱
数同期符号であることを確かめてから乱数同期開始位置
を判定して上記乱数同期符号毎のフレーム同期をとりま
た乱数をかけられた原情報符号をあらかじめ定めてある
手法によつて原情報符号に復元出力させることを特徴と
する通信回線の同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53101731A JPS593911B2 (ja) | 1978-08-23 | 1978-08-23 | 通信回線の同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53101731A JPS593911B2 (ja) | 1978-08-23 | 1978-08-23 | 通信回線の同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5528620A JPS5528620A (en) | 1980-02-29 |
| JPS593911B2 true JPS593911B2 (ja) | 1984-01-26 |
Family
ID=14308407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53101731A Expired JPS593911B2 (ja) | 1978-08-23 | 1978-08-23 | 通信回線の同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593911B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2715408B2 (ja) * | 1986-10-15 | 1998-02-18 | 日本電気株式会社 | デジタル情報伝達方式 |
| US4911834A (en) * | 1988-10-27 | 1990-03-27 | Triton Engineering Services Company | Drilling mud separation system |
| WO2002084936A1 (fr) * | 2001-04-13 | 2002-10-24 | Fujitsu Limited | Appareil de transmission et appareil de reception |
-
1978
- 1978-08-23 JP JP53101731A patent/JPS593911B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5528620A (en) | 1980-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4054753A (en) | Double sync burst TDMA system | |
| EP0328385B1 (en) | A phase adjusting system for a radio communication system | |
| KR940703107A (ko) | 동시 방송 동기화 및 등화 시스템 및 그 방법 | |
| US20060067451A1 (en) | Providing global positioning system timing signals to remote cellular base stations | |
| JPS60210044A (ja) | 誤り訂正符号送受信装置 | |
| JPS57136833A (en) | Time-division multiplex data transmitting method | |
| GB2068691A (en) | Method of coding and decoding messages | |
| AU719988B2 (en) | A method for enhancing data transmission | |
| US4837823A (en) | Communication system | |
| JPS61293041A (ja) | 複数クロツク制御式送受信装置の同期化方法及び装置 | |
| JPS593911B2 (ja) | 通信回線の同期方式 | |
| US6295318B1 (en) | Method and system for increasing the data rate over twisted copper pairs and other bandwidth-limited dedicated communications facilities | |
| EP0597721A2 (en) | TDM/TDMA telecommunications systems | |
| US5590140A (en) | Clock recovery extrapolation | |
| US20230164725A1 (en) | Synchronization correction method, master device and slave device | |
| GB1477614A (en) | Transmitting station and receiving station for operating with a systematic recurrent code | |
| US3968324A (en) | Circuit arrangement for synchronizing the letters/figures levels of several input and output devices in teleprinters | |
| JPS5923501B2 (ja) | 移動通信方式 | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| JPS593910B2 (ja) | ディジタル乱数を用いた通信の同期方式 | |
| JP2755061B2 (ja) | フレーム同期方式 | |
| JPS5832541B2 (ja) | 固定局と移動局間のデ−タ伝送方式 | |
| WO1993006662A1 (en) | Method for coding and decoding a digital message | |
| JP3153975B2 (ja) | フレーム同期回路 | |
| RU1833910C (ru) | Система передачи видеоинформации |