JPS5939053A - ハイブリツトｉｃ - Google Patents
ハイブリツトｉｃInfo
- Publication number
- JPS5939053A JPS5939053A JP14892882A JP14892882A JPS5939053A JP S5939053 A JPS5939053 A JP S5939053A JP 14892882 A JP14892882 A JP 14892882A JP 14892882 A JP14892882 A JP 14892882A JP S5939053 A JPS5939053 A JP S5939053A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- resin sheathing
- foundation layer
- sheathing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 22
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000035882 stress Effects 0.000 abstract description 3
- 125000003700 epoxy group Chemical group 0.000 abstract 1
- 229920002050 silicone resin Polymers 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 235000013351 cheese Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はハイプリッ）ＩＣ，特に熱応力を付加したとき
樹脂外装膜にクラ、りが発生することを防止する構成に
関する。
樹脂外装膜にクラ、りが発生することを防止する構成に
関する。
（ｂ） 技術の背景
アルミナ等にてなる基板に回路素子を形成及び搭載した
ハイプリッ）ＩＣにおいて、パッケージ（外装）の耐湿
性はノ・イブリットエＣの信頼性を保証する特性として
特に重散視されている０そのため、樹脂外装が施された
ハイプリッ）ＩＣは、耐湿性と熱伝導性及び電気特性に
優れるシリコーン系樹脂の下地層を形成し、その表面に
耐７＋・Ａ性。
ハイプリッ）ＩＣにおいて、パッケージ（外装）の耐湿
性はノ・イブリットエＣの信頼性を保証する特性として
特に重散視されている０そのため、樹脂外装が施された
ハイプリッ）ＩＣは、耐湿性と熱伝導性及び電気特性に
優れるシリコーン系樹脂の下地層を形成し、その表面に
耐７＋・Ａ性。
熱伝導性、 ｉｉ、気的特性および機械的保ｍ、面４溶
剤性、難燃性等を目的とした樹脂外装の形成されたもの
が多く使用されている。
剤性、難燃性等を目的とした樹脂外装の形成されたもの
が多く使用されている。
（ｃ） 従来技術と問題点
第１図は樹脂ダ装された５ＩＰ（シングル・インライン
・パッケージ）型ハイプリッ）ＩＣの従来構成を説明す
るための側断面図イと、樹脂外装の一部を除去し回路素
子を形成及び搭載しない基板の下面方向から見た平面図
である。
・パッケージ）型ハイプリッ）ＩＣの従来構成を説明す
るための側断面図イと、樹脂外装の一部を除去し回路素
子を形成及び搭載しない基板の下面方向から見た平面図
である。
第１図において、ハイプリッ）ＩＣは基板２の上面に回
路素子３〜５等を膜形成及び搭ｕ’−シ、基板２の１側
に複数本のリード端子６を取着したのち、リード端子６
の突出部を除く全体にディラグ手段で下地層（シリコー
ンレジン１）ｔ）７を被着形成し、下地層７の表面に粉
体塗装手段て樹脂（エポキシ系樹脂）外装置を被着形成
したものである。
路素子３〜５等を膜形成及び搭ｕ’−シ、基板２の１側
に複数本のリード端子６を取着したのち、リード端子６
の突出部を除く全体にディラグ手段で下地層（シリコー
ンレジン１）ｔ）７を被着形成し、下地層７の表面に粉
体塗装手段て樹脂（エポキシ系樹脂）外装置を被着形成
したものである。
このように構成されたハイプリッ）ＩＣは、諸特性に優
れるため広く使用されており、高密度化及び高性能化の
要望に応えて大形化されるようになった。
れるため広く使用されており、高密度化及び高性能化の
要望に応えて大形化されるようになった。
しかし、大形化された樹脂外装ハイブリッ）ＩＣは、信
頼性を保証するためのヒートサイクル試験を施したとき
、樹脂外装膜にクラックが発生して１Ｆｒｌ湿性の横な
われる率が高くなり、信頼性及び製、告歩留りを植うと
いう欠点があった。
頼性を保証するためのヒートサイクル試験を施したとき
、樹脂外装膜にクラックが発生して１Ｆｒｌ湿性の横な
われる率が高くなり、信頼性及び製、告歩留りを植うと
いう欠点があった。
（ｄ） 発明の目的
本発明の目的は、上記欠点の除去されたハイブリットＩ
Ｃを提供することである。
Ｃを提供することである。
（ｅ） 発明の構成
上記目的は、シリコーン系樹脂にてなる下地湘乙
！樹脂外装との接着性が悲いこと、主要構成月相である
アルミナ（基板）とシリコーン系樹脂（下地ｔ＊＞エポ
キシ系樹脂（外装）の熱膨張係数はそれぞノ１１０−オ
ーダ、１０ ．１０ オーダでありその差が大きいこ
と、基板の上面は搭載回路素子を介し、て下地層と樹脂
外装が袂数箇！ｙｒで係合さｔ］るようになっている反
面基板の下面は該保合などの手段がなかったため基板エ
ツジに被着きれた下地１層部分に熱＃服（又は収縮）の
応力が１１ｓ中することに着目し２、基板の一部全露呈
させた下ｆｌｉｔ層を″ｆＪＪ、着形成し、Ｌ下地層及
び基板露呈部を覆う樹脂外装を被着形成してなるととを
特徴とするハイブリットＩＣにより達成される。
アルミナ（基板）とシリコーン系樹脂（下地ｔ＊＞エポ
キシ系樹脂（外装）の熱膨張係数はそれぞノ１１０−オ
ーダ、１０ ．１０ オーダでありその差が大きいこ
と、基板の上面は搭載回路素子を介し、て下地層と樹脂
外装が袂数箇！ｙｒで係合さｔ］るようになっている反
面基板の下面は該保合などの手段がなかったため基板エ
ツジに被着きれた下地１層部分に熱＃服（又は収縮）の
応力が１１ｓ中することに着目し２、基板の一部全露呈
させた下ｆｌｉｔ層を″ｆＪＪ、着形成し、Ｌ下地層及
び基板露呈部を覆う樹脂外装を被着形成してなるととを
特徴とするハイブリットＩＣにより達成される。
（ｆ） 発明の実施ｆｌｌ
Ｖ下、本発明の実施例に係わる図面に用いて本発明を説
明する。
明する。
第２図は本発明の一実施例に件わるＳＩＰ型ハイブリッ
トＩＣの概略構成を示す（＋１１断面図イと、樹脂外装
の一部を除去し回路素子を形成及び搭載しない基板の下
面方向から見た平面図である。
トＩＣの概略構成を示す（＋１１断面図イと、樹脂外装
の一部を除去し回路素子を形成及び搭載しない基板の下
面方向から見た平面図である。
第２図において、ハイブリッ） ＩＣＩＩは基板１２の
上面に回路素子１３〜１５を膜形成又に［搭載し、基板
１２の下側に仲数４（図Ｖｉ７本）のリード端子１６を
Ｉｎ取したのち、下地（シリコーンレジン）泗１７とエ
ポキシ系樹脂外装置８を被Ｙ丁形成したものである。た
だし、下地層１７は回路素子１３〜１５を形成及び搭載
した基板１２の全上面を切りとともに、回路素子を形成
及び搭載し々い基板１２の下面に２個所の露呈部１９と
２０が残るように、シリコンレジン液を塗着硬化して形
成され、下地）’ｇ １７に接着しない樹脂外装置８は
露呈部１９と２０及び下地ＷＩ１１７の全表面’ｔａｒ
うように従来の外装（８）と同じ粉体塗装手段で形成さ
れる。その結是樹ｊ］ｈ外装置８は、掲載素子１３〜１
５及び下地４Ｊ恢１７を介して基板１２の上面と複数箇
所で係合された状態となり、基板１２の下面と露呈部１
９及び２０で接着される。伺って、例えば−５５℃〜＋
１２５℃に渡る熱応力を繰返して付加するヒートサイク
ルをハイブリットＩ Ｃ］、 ’１に実施したとき、基
板１２と下地層１７と樹脂夕１層１８の各熱膨張係数が
異なるため発生する応力社、前記係合及び接鋼により分
散され、樹脂外装膜１８にクラックを発生きせる集中が
起ら々いようになる。
上面に回路素子１３〜１５を膜形成又に［搭載し、基板
１２の下側に仲数４（図Ｖｉ７本）のリード端子１６を
Ｉｎ取したのち、下地（シリコーンレジン）泗１７とエ
ポキシ系樹脂外装置８を被Ｙ丁形成したものである。た
だし、下地層１７は回路素子１３〜１５を形成及び搭載
した基板１２の全上面を切りとともに、回路素子を形成
及び搭載し々い基板１２の下面に２個所の露呈部１９と
２０が残るように、シリコンレジン液を塗着硬化して形
成され、下地）’ｇ １７に接着しない樹脂外装置８は
露呈部１９と２０及び下地ＷＩ１１７の全表面’ｔａｒ
うように従来の外装（８）と同じ粉体塗装手段で形成さ
れる。その結是樹ｊ］ｈ外装置８は、掲載素子１３〜１
５及び下地４Ｊ恢１７を介して基板１２の上面と複数箇
所で係合された状態となり、基板１２の下面と露呈部１
９及び２０で接着される。伺って、例えば−５５℃〜＋
１２５℃に渡る熱応力を繰返して付加するヒートサイク
ルをハイブリットＩ Ｃ］、 ’１に実施したとき、基
板１２と下地層１７と樹脂夕１層１８の各熱膨張係数が
異なるため発生する応力社、前記係合及び接鋼により分
散され、樹脂外装膜１８にクラックを発生きせる集中が
起ら々いようになる。
なお、ｎ足部１９と２０を除く基板１２の表面にノ９さ
数１０１＋ｍ−数１００μｍ量畑局１７を形成するに’
ｌして、予め聾、足部１９と２０に耐ｍ１．（’ｉテー
プを結句し、ディラフ手段で該チーズの表面を含む基板
表面にシリコーンｌ、・ジン液を鉄系し、該塗剤された
シリコーンレジン液を般化さぜ１がら該チーズを剥離す
る方法は１；え性に傅：）ｊた方法として有効である。
数１０１＋ｍ−数１００μｍ量畑局１７を形成するに’
ｌして、予め聾、足部１９と２０に耐ｍ１．（’ｉテー
プを結句し、ディラフ手段で該チーズの表面を含む基板
表面にシリコーンｌ、・ジン液を鉄系し、該塗剤された
シリコーンレジン液を般化さぜ１がら該チーズを剥離す
る方法は１；え性に傅：）ｊた方法として有効である。
ただし、１１１一部形成用テープは下地層１７の硬化処
理（例えに１５０℃で１時間）に対する＃Ｉ熱性をｐ、
えたものを使用しなければならない。
理（例えに１５０℃で１時間）に対する＃Ｉ熱性をｐ、
えたものを使用しなければならない。
第３図に、シリコーンレジンの−Ｆ地層の表面にエポキ
シ樹脂外装を形成したハイブリットＩＣに、−５５℃〜
＋１２５℃のヒート°リーイクルを繰返し７て複数回付
加し、樹脂外装膜にクラックが発生し７と試料の百分率
を実施例について示した図てｋ）る。
シ樹脂外装を形成したハイブリットＩＣに、−５５℃〜
＋１２５℃のヒート°リーイクルを繰返し７て複数回付
加し、樹脂外装膜にクラックが発生し７と試料の百分率
を実施例について示した図てｋ）る。
第３図において、補軸はヒートライフルの伺加回数、縦
軸はクラｙり発生試料の累績石分率てあり、本発明に係
わる畝゛、利は図中の測定点る１糸−，ぶ集線Ａで示す
如く、クラック発生率が低イ９でヒートサイクルに対し
、て枠めて安定である反面、従来の試料は図中Ｘ印で示
す測定伽を結ぶ点紗１１で示ず如く、クラック発生率は
ヒートサイクル刊加が１０回のとき約９％であシヒート
ザイクル付加回数の垢加とともに増大している。
軸はクラｙり発生試料の累績石分率てあり、本発明に係
わる畝゛、利は図中の測定点る１糸−，ぶ集線Ａで示す
如く、クラック発生率が低イ９でヒートサイクルに対し
、て枠めて安定である反面、従来の試料は図中Ｘ印で示
す測定伽を結ぶ点紗１１で示ず如く、クラック発生率は
ヒートサイクル刊加が１０回のとき約９％であシヒート
ザイクル付加回数の垢加とともに増大している。
（ｇ） 発明の効二羽
以上説明した如く本発明によれば、熱応力（ヒートサイ
クル）のイ・ｊ加による樹脂外装力（宜のクラックが殆
乙ど発生しないためｌ、所１溝性１（基づくハイブリッ
）ＩＣの信！自＋１を高めた効果は欅めて大きい。。
クル）のイ・ｊ加による樹脂外装力（宜のクラックが殆
乙ど発生しないためｌ、所１溝性１（基づくハイブリッ
）ＩＣの信！自＋１を高めた効果は欅めて大きい。。
？０１図ｉ−，ｔ ＃１脂外装さ力たＳＩＰ型ハ型ダイ
ブリットＩＣ来構成を栃、略説明するためのし１、第２
Ｖは本発明の一実施例になるＳＩＰ型ハイプリｙ）ＩＣ
の概略構成を説明するためのし１、第３図は従来及び本
発明に々るハイブリッ）ＩＣにヒートサイクルを付加ｌ
〜たとき梢脂外夕；股にクラ、りが発生した賊１：’ｆ
の百分率を実ｆｆ’ｌ１例について示した図である。 なお、図中において、１．１１ｆｔハイブリツ）ＩＣ。 ２．１２←１、ハイブリット基板、３〜５，１３〜１５
は［Ｈ］路車子、Ｇ＋１６は）ノード端子、７，１７け
下地層、８．１８は樹脂外装を示す。
ブリットＩＣ来構成を栃、略説明するためのし１、第２
Ｖは本発明の一実施例になるＳＩＰ型ハイプリｙ）ＩＣ
の概略構成を説明するためのし１、第３図は従来及び本
発明に々るハイブリッ）ＩＣにヒートサイクルを付加ｌ
〜たとき梢脂外夕；股にクラ、りが発生した賊１：’ｆ
の百分率を実ｆｆ’ｌ１例について示した図である。 なお、図中において、１．１１ｆｔハイブリツ）ＩＣ。 ２．１２←１、ハイブリット基板、３〜５，１３〜１５
は［Ｈ］路車子、Ｇ＋１６は）ノード端子、７，１７け
下地層、８．１８は樹脂外装を示す。
Claims (1)
- 膜形成したハイブリッ）ＩＣにおいて、基板の一部を露
呈させて下地層を被着形成し、該下地層及び基板露呈部
を憶う表面に樹脂外装を被着形成してなることを％徽と
するハイブリットＩＣ８
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14892882A JPS5939053A (ja) | 1982-08-27 | 1982-08-27 | ハイブリツトｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14892882A JPS5939053A (ja) | 1982-08-27 | 1982-08-27 | ハイブリツトｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939053A true JPS5939053A (ja) | 1984-03-03 |
Family
ID=15463793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14892882A Pending JPS5939053A (ja) | 1982-08-27 | 1982-08-27 | ハイブリツトｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6316275A (ja) * | 1986-07-08 | 1988-01-23 | Nec Corp | 内部状態監視出力回路付集積回路 |
-
1982
- 1982-08-27 JP JP14892882A patent/JPS5939053A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6316275A (ja) * | 1986-07-08 | 1988-01-23 | Nec Corp | 内部状態監視出力回路付集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871800B2 (ja) | ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ | |
| JPS6312157A (ja) | 耐熱プラスチツク半導体装置 | |
| TW550800B (en) | Integrated circuit package without solder mask and method for the same | |
| JPH05251455A (ja) | 半導体装置 | |
| JPS5939053A (ja) | ハイブリツトｉｃ | |
| JPS58157146A (ja) | 半導体装置 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JPH0298154A (ja) | キヤリアテープ | |
| JPH05166976A (ja) | 半導体素子の実装方法 | |
| JPS58182854A (ja) | レジン封止型半導体装置およびその製造方法 | |
| JP3220524B2 (ja) | ベアチップ | |
| JP2852976B2 (ja) | 半導体素子のための検査用回路基板の使用方法 | |
| JPS62188249A (ja) | Ｐｇａパツケ−ジ | |
| JPS6257257B2 (ja) | ||
| JPS6214100B2 (ja) | ||
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPH0621117A (ja) | 半導体装置の製造方法 | |
| JP2001044248A (ja) | スティフナ付きｔａｂテープおよびそれを用いたｂｇａ半導体パッケージ | |
| JPH0228342A (ja) | 半導体装置 | |
| JPS6234159B2 (ja) | ||
| JPH05166967A (ja) | 半導体装置 | |
| JP2000058598A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH02181959A (ja) | 混成集積回路 | |
| JPH0263145A (ja) | 樹脂封止型半導体装置 | |
| JPH11168148A (ja) | 半導体装置 |