JPS5938797A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は複数の発音チャンネルを有し、複数の操作キ
ーに対する楽音を同時に生成可能な電子楽器に関する。

従来、電子楽器では時分割処理方式を用いて、あるいは
独立した回路構成の複数のトーンジェネレータにより同
時操作キーに対する複数の楽音を複数の発音チャンネル
において同時に生成放音するポリフォニックの楽音が実
用化されている。この種の電子楽器ではあらたな操作キ
ーに対しては空チャンネルを検出してチャンネル割当て
を行いその楽音の生成動作を割当てた発音チャンネルに
おいて実行開始する。その場合、このチャンネル割当て
回路については従来から種々のものが提案されている。

例えば各チャンネルのエンベロープ情報の値を検出比較
して最も減衰しているものを検出し又、減衰中の楽音に
対して一定以上減衰しているときに、そのチャンネルを
空チャンネルと見做し）そのチャンネルに割当て処理を
行うもの等である。

然るに従来のこの棺のチャンネル割当て回路はその構成
が複雑であり、またチャンネル割当てを完了するまでに
時間がかかつて応答性が悪い等の欠点がある。

この発明は上述した事情を改唇するためになされたもの
であり、その目的とするところは、回路が簡単でまたチ
ャンネル割当ての処理時間か短かくなるようにしたチャ
ンネル割当て回路を有する電子楽器を提供することであ
る。

以下、図面を参照して各種実施例を説明する。

第１図および第２図は第１実施例である。第１図は、時
分割処理方式による発音チャンネルを８個有する電子楽
器のチャンネル割当て回路を中心とした要部の回路構成
図である。図において、カウンタ１はクロツクダ茜より
駆動されて常時電数動作を行い、また８個の発音チャン
ネルに対応して８進カウンタを構成する。そしてカウン
タ１の各ビット出力は容量３ビツトのラッチ２および排
他的オアゲート３．４．５の各一端に入力している。

ラッチ２は、前回割当て解除された発音チャンネルのチ
ャンネル番号（０〜７の何れか１つ）を後述するタイミ
ング信号ｙ。ＦＦよりラッチ肱またそのラッチ出力の各
ビット信号を対応する排他的オアゲート３．４．５の゛
各他端に与える１、また排他的オアゲート３〜５の各出
力はノアゲート６に入力し、更にノアゲート６の出力は
アンドゲート７の一端に入力している。而してノアゲー
ト６からはカウンタ１の出力とラッチ２の出力とが一致
するとき２値論理レベルの１”信号を出力する。

即ち、この″１″信号は前回にキーがオフされ、該キー
の発音チャンネルが割当て解除されたときのチャンネル
タイミングを示している。

アンドゲート７の他端にはキーボード（図示略）上のキ
ーが操作されたとき一度だけ該キーの音高に応じたタイ
ミングでＯＰＵが出力する幅が１６０１のパルス状のキ
ーオン信号αが入力し、またその出力はクロッフグ１に
より駆動されるＳＲ型フリップ７０ツブ８のセット入力
端子１ｓに印加される。

そしてフリップフロップ８のセット出力はアンドゲート
９の一端に入力する。ここで、前記キーに応じたタイミ
ング幅は、各々１６９６１Ｄ時間幅を有〜しており、ま
た、ゲート群１４に与えられるキーコートは１６　ｙ３
ｐ＞量変化しない。

一方、シフトレジスタ１ｏは８チヤンネルに対応して８
段のレジスタから成り、またクロッフグ１により駆動さ
れてそのシフト動作を行う。而してシフトレジスタ１０
からは、当該発音チャンネルが割当てられている時、つ
まりキーがオンされていれば各チャンネルタイミングで
信号６１″が出力される。即；ち、このシフトレジスタ
１０には、ゲート１１を介して、上述したアンドゲート
９の出力、即ちタイミング信号ダ。、が入力し、対応す
るキーがオンされている間、その信号は、シフトレジス
タｌＯ→ゲート１１→シフトレジスタ１０から成るルー
プ回路により循環保持される。またシフトレジスタ１ｏ
から出力した前記信号はインバータ１２により反転され
て前記アンドゲート９の他端にも入力する。そして、上
記ゲート１１には、更に当該チャンネルのキーがオフし
た場合そのチャンネルタイミングで′１″となるタイミ
ング信号ダ。アアがＯＰＵより与えられ、その結果シフ
トレジスタ１０の当該チャンネルの内容をクリアする。

アンドゲート９の出力即ちタイミング信号り。、はＳＲ
型アフリツブフロップ１３のセット入力端子Ｓに印加さ
れるほか、８個のトランスファーゲートから成るゲート
群１４の各制御端子に印加され、またインバータ１５に
より反転されて同様に８個のトランスファーゲートから
成るゲート群１６の各制御端子に印加されている。

前記フリップフロップ１３のリセット入力端子Ｒにはｌ
キーのチャンネル時間、即ち１６９６Ｖ）終了タイミン
グで出力するタイミング信号”　ＥＮＤが与えられ毎回
第１チヤンネルのタイミングではリセットされた状態と
っている。また、フリップフロップ８のリセット入力端
子には、上記タイミング信号右。　　　　のほかオアゲ
ート１８を介しＮＤ フリップフロップ１３のセット出力が印加される。

そして、このフリップフロップ８は、セット信号とリセ
ット信号が同時に供給された場合、必ずリセット信号が
優先される。

シフトレジスタ１９は８ビット×８段のレジスタから成
り、クロツクダＦより駆動される。そして０ＰＵＩＩが
出力する操作キーに対するキーコード（８ビツトデータ
）がその割当てられたチャンネルタイミングで前記ゲー
ト群１４を介し入力する。そして以後はシフトレジスタ
１９→ゲート群１６→シフトレジスタ１９のループ回路
によりそのキーコードは循環保持されるほか、楽音作成
部（図示略）に送出されてその楽音の作成がｏｐＵの制
御下に時分割処理方式によって割当てられた発音チャン
ネルにて行われる。

前記ＯＰＵはこの実施例の電子楽器の各種動作を制御す
る周知の回路である。そして作成された各チャンネルの
楽音信号は時分割処理動作の１周期毎即ち第８チヤンネ
ルの終了毎に累算されＡ／Ｄ変Ｔｈｉ、アンプ、スピー
カ（共に図示略）を介し放音される。

次に前記第１実施例の動作を第２図のタイムチャートを
参照して説明する。なお、第２図（１）はクロック０１
、←）はキーオン信号α、（０）はシフトレジスタ１０
出力、（ｄ）はノアゲート６出力、ｆ３）はフリップ７
０ツブ８のセット出力、（ｆ）はフリップ７０ツブ１３
のセット出力、（ｇ）はタイミング信号グ。、←）はチ
ャンネルタイミン・グ、（１）は時刻を夫々示している
。

いま、第２図（０）のシフトレジスタ１０出力から分か
るように、キーボード上の３個のキーが同時にオンされ
ており、面してそれらのキーは第２図Ｇ）のチャンネル
タイミングから分かるように０１１ｓｋの各発音チャン
ネルを割当てられてその楽音が作成放音中であり、更に
第２図（、ｉ）ではチャンネルタイミング２にてノアゲ
ート６の出力が′１″となっていることから前回チャン
ネルを割当て解除された前回のオフキーの発音チャンネ
ルの番号は２であることが理解される（第２図α）の時
刻１１〜７２間における時分割処理の１周期を参照のこ
と運したがってシフトレジスタ１９、ゲート群１６によ
り構成されるループ回路にてオン中の３個のキーのキー
コードが循環保持されながら楽音作成部へもシフトレジ
スタ１９から出力される都度送出されており、これによ
り前記０％　１．４の各発音チャンネルにより各楽音が
作成され、同時に放音される。またカウンタ１はクロッ
クダ１により駆動されて計数動作を実行し、その計数出
力が。〜７まで１ずつ変化し、７になるとリセットされ
て〇となる動作を実行しているが、前記計数出力が２に
なる毎にラッチ２にラッチされている値と一値するため
そのときノアゲート６の出力力１１″となる。

上述した時刻１１〜７２間の動作が繰返されているとき
に４個目のキーがオンされ、時刻Ｔ２の時点がらその４
個目の操作キーに対するキーオン信号αが′１′″とし
てＯＰＵがら出力された場合、アンドゲート７は時刻Ｔ
２以後、開成状態となる。そして時刻Ｔ３のチャンネル
タイミング２の時にノアゲート６から１発、”１”信号
が出力するとその信号がアンドゲート７から同時に出力
し、７リツプフロツブ８のセット入力端子Ｓに印加する
。したがって７リツプフロツブ８は第２図ら）のように
、チャンネルタイミング３の開始時のクロック鵡の出力
によりセットされ、そのセット出力は１′となり、アン
ドゲート９を開成させる。

一方、時刻Ｔ４以後のチャンネルタイミング３ではシフ
トレジスタ１０の出力は０″であるから（何故なら発音
チャンネ′ル３は空チャンネルである。）、そのときイ
ンバータ１２の出力が“１ｎとなってアンドゲート９の
出力がチャンネルタイミング３で１′１″となる。した
がってこのときフリップフロップ１３がセットされ、ま
たゲート群１４が開成し、且つゲート群１６が自我する
。これによりフリップフロップ１３のセット出力”ｆに
よって７リツプフロツブ８がチャンネルタイミング４の
開始時にリセットされ、アンドゲート９が閉成する。ま
たチャンネルタイミング３にて今回の操作キーのキーコ
ードがＯＰＵから出力し、開成中のゲート群１４を介し
シフトレジスタ１９に入力し、次いでゲート群１４が閉
成するため、以後、シフトレジスタ１９、ゲート群１６
によるループ回路にて循環保持されはじめる。そして楽
音作成部では更に今回の操作キーに対する楽音を割当て
られた発音チャンネル３にて作成する。そして、時刻Ｔ
、ｃはタイミングパルス”’１ｎＮＤが出力して１フリ
ツプ７０ツブ８．１３にリセット信号が印加される。

他方、上述のようにして、前回のチャンネル割当て解除
のキーオフタイミング（前記例ではチャンネルタイミン
グ２）の次のタイミング（前記例ではチャンネルタイミ
ング３）からチャンネル割当て処理を開始し、而してこ
の次のタイミングの発音チャンネルが空チャンネルでな
かったときには、アンドゲート９から信号が出力せず、
ゲート群１４は開成しないため楽音は放音されず、フリ
ップ７四ツブ１３がセットされないため、アンドゲート
９は閉成せず次のチャンネルタイミング（前記例ではチ
ャンネルタイミング４）の発音チャンネルに対する割当
て処理を実行する。そして以下、空チャンネルが検出さ
れるまでこのような制御をそのキ一時間たけ、従って最
大１６ダ、棚繰Ｔｊｋしている。

次に第３図および第４図を参照して第２実施例を説明す
る。この第２実施例は、前記第１実施例ではあらたな操
作キーに対するチャンネル割当て処理の開始を前回オフ
されたキーに割当てられていた発音チャンネルの次の発
音チャンネルから開始したことに対し、前回オフしたキ
ーに割当てられていた発音チャンネルの次の次のチャン
ネルから開始するようにしたものである。このため第３
図の回路図にみられるように、ノアゲート６とアンドゲ
ート７の間にクロック九により駆動される１ビツトタイ
ムの遅延回路−〇が設けられている。

そしてその他の回路構成は第１図と全く同一であり、し
たがって同一番号を付してその説明を省略する〇 次に第４図のタイムチャートを参照して前記第２実施例
の動作を説明する。なお、第４図（ｄ）は遅延回路２０
の出力を示す。いま、３個の操作キーの割当てチャンネ
ルやタイミング信号ダ　　の出ＦＦ カタイミングは前記第１実施例と同一とする。したがっ
て時刻Ｔ、−Ｔ側の動作については第１実施例と同一で
ある。そして４個目のキーがオンされ、時刻Ｔ、＆ごて
そのキーオン信号αが°“１′となると以後、アンドゲ
ート７が開成する。そして時刻Ｔ３のチャンネルタイミ
ング２の開始時にノアゲート６からこのとき１発、′ｌ
”信号が出力する。而してこの″１″信号は遅延回路２
０に入力して１ビツトタイム遅延され、時刻Ｔ４のチャ
ンネルタイミング３の開始時にアンドゲート７に入力す
る。

このためフリップフロップ８は更に１ビツトタイム後の
時刻Ｔρチャンネルタイミング４の開始時にセットされ
、そのセット出方が１１″となり、アンドゲート９を開
成する。而してこのチャンネルタイミング４ではシフト
レジスタ１０の出力は１１′であり、したがってインバ
ータ１２の出力は１０”となり、アンドゲート９の出力
もこれに応シテ″′０”である。即ち、このチャンネル
タイミング４ではフリップフロップ１３はセットされず
、またゲート群１４は開成されない。

次にチャンネルタイミング５が開始する時刻Ｔ６になる
とシフトレジスタ１０の出力は０″に反転し、したがっ
てインバータ１２の出力も１ｎに反転してアンドゲート
９に入力する。このためアンドゲート９から″１′信号
が出力し、７リツプフロツブ１３をセットし、そのセッ
ト出力″１”によってフリップフロップ８をリセットす
る。またアンドゲート９の出力″１″によりゲート群１
４が開成し、４個目の操作キーのキーコードがシフトレ
ジスタ１９に取込まれる。このようにして前回オフされ
た発音チャンネルの次の次のチャンネルからあらたに操
作された操作キーに対するチャンネル割当て処理が開始
されるものである。

次に第５図、第６図を参照して第３実施例を説明する。

第５図は要部の回路構成を示す。図において、０ＰＵ２
１は第１実施例、第２実施例の０ＰＵ同様な回路であり
、キー操作に伴なうキー情報がキーボードから入力する
とＲＡ、　Ｍ　（ランダムアクセスメモリ）２２、ポイ
ンタ２３、カウンタ２４を制御してチャンネル割当て処
理を実行させ、またチャンネル割当て処理が終了すると
楽音作成部２５に対しその楽音作成のための情報を出力
し、楽音を作成させる。而してポインタ２３は０ＰＵ２
１のレジスタ２６に格納されていて出力端子０３０□、
０．から出力さる前５回のオフキーにより割当て解除さ
れた発音チャンネルのチャンネルデータが出力端子Ｓか
らのセット信号Ｓでセットされる。

そして以後、あらたな操作キーに対し発音チャンネルを
割当てる処理の実行中に０ＰＵ２１が出力端チェＮｏか
ら出力するインクリメント信号工ＮＣによって＋１され
、そのポインタを更新される。

そしてポインタの内容が「７」になるとリセットされて
ｒＯＪに戻される。

カウンタ２４も同様に１、発音チャンネルを割当てる処
理中には、０ＰＵ２１が出力端子Ｒから出力するリセッ
ト信号Ｒによってリセットされ１次いで前記ポインタ２
３内のデータの次のデータを起点として空チャンネルの
検出動作が実行されるごとに前記ポインタ２３と共に前
記インクリメン予信号ＩＮＯを０ＰＵ２１がら印加され
て＋１される。そして８個の発音チャンネルがすべて使
用中のときにはカウンタ２４は出力端子Ｃがらキャリー
信号Ｃが出力し、０ＰＵ２１へ与えて空チャンネル検出
の処理を停止させる。

ＲＡＭ２２はｏｐｔｒ２１の出力端子Ｒ／ｗがらのリー
ド／ライト制御信号Ｒ／Ｗによりデータの読出し、書込
みがなされる。面してＲＡＭ２２にはポインタ２３がら
のデータがアドレス入力端子Ａ、　Ａ２、Ａ１に印加さ
れてアドレスされる場合、その割当てられた発音チャン
ネルに対応するエリアにそのキーのキーコードとオン、
オフ情報とが書込み可能とされる。またＲＡＭ２２内の
このデータにしたがって０ＰＵ２１はＲＡＭ２２内のチ
ャンネルテーブルに対し各・チャンネルが空チャンネル
か否かを示すフラグを各チャンネルに対応して書込む処
理を行う。

次に第６図のタイムチャートを参照して第３実施例の動
作を説明する。いま、全ての発音チャンネルが空チャン
ネルであると仮定する。したがって第６［１Ｊ（１）に
示すように、レジスタ２６内のデータ「０」がポインタ
２３にセットされており、またカウンタ２４はリセット
されており、更にチャンネルテーブルには各チャンネル
とも空チャンネルを示すフラグＦＯＪが発音チャンネル
０〜７に対しセットされている。

次にＡキーをオンするとそのキー情報がａｐｕ２１に入
力する。そしてａｐｔｙ２１はレジスタ２６内のデータ
「０」をポインタ２３にセットし、またカウンタ２４に
対し一度すセット信号Ｒを出力する。次いで０ＰＵ２１
はインクリメント信号工ＮＯを出力してポインタ２３、
カウンタ２４を共に＋１して夫々、「１」とさせる。而
してポインタ２３からのデータ「１」はＲＡＭ２２にア
ドレスデータとして印加され、これに応じて０ＰＵ２１
はＲＡＭ２２の発音チャンネル１のデータを読出し、そ
こにキーオン情報が書込まれていないことを判別してＲ
ＡＭ２２内のチャンネルテーブルの発音チャンネル１の
エリアにフラグ「１」をセットし、Ａキーに対し発音チ
ャンネル１を割当てる。そしてｏｐｒｙ２１は入力中の
キー情報にもとづき、ＲＡＭ２２の発音チャンネル１の
エリアにそのキーコードとオン情報とを書込み、同時に
楽音作成部２５に対しＡキーの楽音作成のための情報を
出力し、その楽音を作成させる。第６図（２）には以上
の動作を示す。

次にＡキーをオンしたまま他のＢキーをオンするとポイ
ンタ２３にレジスタ２６内のデータ「０」がセットされ
Ｗされる。次にポイン タ２３、カウンタ２４が共に＋１され、ポインタ２３の
データは「１」、カウンタ２４はｒｌＪとなる。したが
って０ＰＵ２１はポインタ２３のデータにもとづき発音
チャンネル１が空チャンネルか否かを上述したようにし
て判別し、面して発音チャンネル１はいま空チャンネル
ではなく、このため０ＰＵ２１は再びインクリメント信
号工Ｎ　Ｏを出力してポインタ２３、カウンタ２４の値
を夫々］−１し、共にその値を「２」とする。そしてａ
ｐＵ２１は発音チャンネル２が空チャンネルか否かを１
’ｌＪ別し、空チャンネルであるからそれをＢキーに割
当てる。この結果、Ｂキーの楽音も同時に作成開始され
る。第６図（３）に以上の動作を示す。

次に前記ＡキーをオフするとａｐＵ２１はそのキー情報
によってＡキーが割当てられていた発音チャンネル１の
割当て解除を行い、即ち、チャンネルテーブルの発音チ
ャンネル１の７ラグを「０」にリセットし、そのデータ
をクリアする。更に楽楽作成部２５に対しＡキーに対す
る楽音作成のための情報をオフする処理を行う。このた
めＡキーの楽音が消音してゆき、Ｂキーの楽音のみが作
成される。また０ＰＵ２１はキーオフされたＡキーの発
音チャンネルを示すデータｒｌＪをレジスタ２６にセッ
トする。ｖＳ６図（４）に以上の動作を示す。

次に０キーをオンするとポインタ２３にはレジスタ２６
からのデータ「１」がセットされ、またカウンタ２４が
リセットされる。次にポインタ２３、カウンタ２４がイ
ンクリメント信号ＩＮｏにより＋１され、ポインタ２３
の値は「２」、カウンタ２４のｆ直は「１」となる。そ
してａｐｕ２１はポインタ２３の値「２」にもとづき、
発音チャンネル２が空チャンネルか否かを判断する。面
して空チャンネルではないからポインタ２３、カウンタ
２４を＋１して各Ｖ【を「３」及び「２」とし、次に発
音チャンネル３が空チャンネルか否かを判断し、空チャ
ンネルであるからＣキーをそれに割当てる。ｉ　６１”
Ｗ（５）に以上の動作を示す。即ち、今回は前回キーオ
フされた前記Ａキーのキーオフチャンネルの次のチャン
ネルからオンされたＣキーに対する発音チャンネルの割
当て処理が実行されたことになる。

次に、ＤキーをオンするとＣキーのオン１ｉ１同様な動
作が実行され、而してＤキーには発音チャンネル４が割
当てられる。その状態を第６図（０）に示す。

次にＤキーをオフするとＡキーオフ時同様にしてレジス
タ２６にＤキーの発音チャンネル４を示すデータ「４」
がセットされる。第６図（７）に以上の動作を示す。

次にＥキーをオンすると、今回はセットされたポインタ
２３の値「４」の次のタイミングである発７１チャンネ
ル５から空チャンネルの検出が開始され、面して第６図
（８）に示すように発音チャンネル５がＥキーに割当て
られる。

他方、ポインタ２３によって指定された発音チャンネル
、例えば第６図（８）の発音チャンネル５が空チャンネ
ルでなかったときには、０ＰＵ２１はインクリメント信
号１Ｎｏを更に出力してポインタ２３、カウンタ２４を
共に＋１しく次に進めさせる。面して次の発音チャンネ
ルも空チャンネルでなければ０ＰＵ２１は更にインクリ
メント信号１Ｎｏを出力する。そして合計８発のインク
リメン）１号１Ｎｏが出力してポインタ２３のデータが
はじめのデータに戻り、またカウンタ２４がらキャリー
信号が出力したときには０ＰＵ２１は空チャンネルが全
くないことを判別し、所定の処理を行う。

次に第７図を参照して第４実施例を説明する。

この第４実施例は第５図の回路によって、キーオフタイ
ミングの次の次のタイミングから空ブーヤンネルの検出
動作を開始するものである。

即ち、いま全チャンネルが空チャンネルであるとすると
第７１ｉＪ（１）に示すように、ポインタ２３およびカ
ウンタ２４の値は共に「０」である。そして和音演奏の
ために２個のＡキー、Ｂキーが同時にオンされたとし、
またＡキーが先にそのキー操作を検出された場合には、
先ず、レジスタ２６内のデータ「Ｏ」がポインタ２３に
セットされ、またカウンタ２４がリセットされる。と欠
に０ＰＵ２１は２発のインクリメント信号ＩＮＯを出力
し゛Ｃポインタ２３およびカウンタ２４の１直を共に＋
２して「２」とする。そして発音チャンネル２が空チャ
ンネルか否かを判１ｉ１ｉＬ、Ａキーを発音チャンネル
２に割当てる。

次にＢキーが検出されるとポインタ２３にはレジスタ２
６のデータ「０」がセットさね１、またカウンタ２４が
リセットされる。そして２発のインクリメント信号１Ｎ
Ｏによりポインタ２３、カウンタ２４が＋２されて共に
「２」となり、発音チャンネル２が空チャンネルか否か
が判断される。

面して発音チャンネル２は既に空チャンネルではなく、
このため０ＰＵ２１は更に１発のインクリメント信号工
Ｎｏを出力してポインタ２３、カウンタ２４の値を共に
＋１し、「３Ｊとする。そ１７て発音チャンネル３が空
チャンルか否かを判断し、この発音チャンネル３をＢキ
ーに割当てる。

次にＡキー、Ｂキーが共にオフされ、而してＢキーのオ
フが先に検出されたとすると、Ｂキーの発音チャンネル
３が解除されて空チャンネルとされ、またレジスタ２６
にはＢキーのキーオフタイミングを示すデータ「３」が
セットされる。次いでＡキーのオフが検出されるとその
発音チャンネル２が空チャンネルとされ、またレジスタ
２６にはそのキーオフタイミングを示すデータ「２」が
セットされる。第７図（３）に以上の動作を示す。

次に０キー、Ｄキーの２個のキーが和音演奏のために同
時にオンされると、上述したＡキー−Ｂキーの場合同様
な処理が行われる。而してこの場合、前回のキーオフタ
イミングであるレジスタ２６内のデータｌ−２Ｊｔ基に
して、その次の次のタイミングであるチャンネルタイミ
ング４に対する発音チャンネル４から柴チャンネルの検
出動作が実行される。

一方、Ａキーがオフされ、次にＢキーがオフされた場合
、次の０キー、Ｄキーによる楽音は発音チャンネル５．
６が使用される。

このように１７＆ＩＩのキーオフされた発音チャンネル
の次の次のチャンネルから空チャンネルの検出を実行す
ることにより、ｚ音の和音演奏を行った場合、前回使用
された発音チャンネル以外の発音チャンネルが確実に使
用されるため、前回使用された発音チャンネルによる楽
音が自然な形で減衰し、急激に楽音が消音することによ
り生じるクリック音が発生せず、を楽、的に好ましいも
のとなる。

なお、前記実施例では発音チャンネル数を８としたが、
勿論これに限定されず、複数チャンネルであれば任意で
ある。又、空チャンネルの検出動作を前回のキーオフタ
イミングの次の次の次のタ　　　　　−イミングで行−
っでも、更にそれ以上で行っても差しつかえない。

この発明は以上説明したように、前回にキーオフされた
発音チャンネルを記憶しておき、このキーオフチャンネ
ルの次のチャンネル士たは次の次のチャンネルから今回
の操作キーに対するチャンネル割当ての処理を開始する
はうにしたチャンネル割当て回路を備えた電子楽器を提
供したから、チャンネル割当ての処理スピードがアップ
して応答性がよくなり、また回路が簡単になる利点があ
る。

【図面の簡単な説明】

第１図ＣＪこの発明の第１実施例の要部の回路構成図、
第２図は同例の動作を説明するタイムチャート、第３図
は第２実施例の要部の回路構成図、第４図は同例の動作
を説明するタイムチャート、第５図は第３実施例の要部
の回路構成図、第６図は同例の動作を説明するためムチ
ヤード、第７図は第４実施例の動作を説明するタイムチ
ャートである。 ｌ・・・・・・カラ’Ａｘ　、２−ラッチ、３．４．５
・・・・・・排他的オアゲート、６・・・・・・ノアゲ
ート、７．９・・・・・・アンドゲート、８．１３・・
・・・・フリップフロップ、１０．１９・・・・・・シ
フトレジスタ、２０・・・・・・；撰延回路、２１・・
・・・・ＣＰＵ、２２・・・・・・Ｉ’、ＡＭ、２３・
・・・・。 ポインタ、２４・・・・・・カウンタ、２５・・・・・
・楽音作成部、２６・・・・・・レジスタ。 特許出願人　　カシオ語算機株式会社 代理人　弁理士　山　　１）端　彦パ゛□） 第６ ホ’４；、９２３ （１）　　　　　　コロ （２）　　Ａ　ｋｅｙｏｎ　　コロ φ 口］ （３）　　Ｂ　ｋｅｙｏｎ　　コロ ↓ （４）　Ａ　ｋｅｙ　ｏｆｆ （５）ＣｋｅｙＯ°口Ｔコ ↓ （６）　　Ｄ　ｋｅＹＯｎ　　ｆｆ 、し く７）　　□　ｋｅｙ　ｏｆｆ （８）　　Ｅ　ｋｅｙｏｎ　−コロ φ コロ ［］［コ ロ＝［コ 第７ ボ°４ンタ　２３ （１）　　　　　　　　　　　口］［コ（３）　　　　
Ｂ　　　ｋｅｙ　　　ｏｆｆＡ　　　ｋｅｙ　　　ｏｆ
ｆ ロコ［コ ｄコ

Claims (3)

【特許請求の範囲】
1. （１）複数の操作キーに対する複数の楽音を複数の発音
   チャンネルにおいて同時に生成し放音し得る電子楽器に
   おいて、予め割当てた発音チャンネルに対応する操作キ
   ーがオフ状態となる都度、その発音チャンネルを記憶す
   るチャンネル記憶手段と、このチャンネル記憶手段に記
   憶されている発音チャンネル以降の発音チャンネルから
   、操作キーがオン状態でない発音チャンネルを検出する
   検出手段と、この検出手段で検出された発音チャンネル
   に今回新たにオン状態とされた操作キーを割当てる割当
   手段とを具備したことを特徴とする電子楽器０
2. （２）前記検出手段は、前記チャンネル記憶手段に記憶
   されている発音チャンネルの次の発音チャンネルから、
   操作キーがオン状態でない発音チャンネルの検出動作を
   開始することを特徴とする特許請求の範囲第１項記載の
   電子楽器。
3. （３）前記検出手段は、前記チャンネル記憶手段に記憶
   されている発音チャンネルの次の次の発もチャンネルか
   ら操作キーがオン状態でない発音チャンネルの検出動作
   を開始することを特徴とする特許請求の範囲第１項記載
   の電子楽器。