JPS5938754Y2 - パルス発生回路 - Google Patents

Description

【考案の詳細な説明】 本考案はパルス発生回路、特にサイリスタ等を制御する
移相制御パルス発生回路に関するものである。

サイリスタ等の電力制御素子は微少信号値の単発パルス
により大電力をパルス印加から継続的に制御できる利点
を有し、種々の電気機器を制御するために用いられてい
る。

しかしながら、サイリスタのアノードとカソード間の電
圧が順バイアスを保っている状態では、前述した単発パ
ルスによる制御が継続するが、一旦アノード・カソード
間電位がオフ電圧まで低下する。

と、サイリスクのオン動作が解除されてしまうという問
題があった。

例えば、サイリスタにより電動機等を制御する場合、電
動機の逆起電力によりサイリスタに瞬間的な逆バイアス
が印加されると、サイリスタのオン動作が解除されてし
まい、正常な制御が得られないという問題が生じていた
。

このために、通常の場合、サイリスタのゲートへは連続
的なあるいは作動時間に対応したパルス幅を有する幅広
パルスが供給され、特に小容量電動機等の制御において
は、連続パルスをサイリスタに供給することが好適であ
り、比較的小さなパルス電源により連続したトリガパル
スを得ることができるパルス発生回路が必要とされる。

このようなパルス発生回路としては、従来単結合トラン
ジスタ（ＵＪＴ）あるいはＰＵＴ、ＳＢＳ等の複合トリ
ガ素子を用いた回路が使用され、安価な連続パルス発生
回路を提供しているが、この種の従来装置においては、
コンデンサの充電によりトリガ素子をトリガする構成か
ら成り、この充電時間がコンデンサ容量等の特性により
定まる比較的大きな充電時間を要するので、この充電時
間に基づく周期を有する連続パルスはその間隔が比較的
長くなり、実際上オフ作動されたサイリスタを迅速にゲ
ートオン回復させることが困難であった。

第１図には従来のパルス発生回路が示され、図示してい
ないサイリスタ等が制御される。

パルストランス１０は１次巻線１２及び２次巻線１４を
含み、２次巻線１４からサイリスタのゲートへ出力パル
スが印加される。

１次巻線１２の一端には全波整流器１６により整流され
た交流電源１８の電圧が抵抗２０を介して供給され、ま
たその他端はＳＢＳから成るトリガ素子２２及び抵抗２
４を介して主トランジスタ２６のコレクタに接続され、
トリガ素子２２のブレークオーバによりパルストランス
１０から出力パルスが発生する。

トランジスタ２６のエミッタは抵抗２８を介して整流器
１６の他端に接続され、またトランジスタ２６のベース
と抵抗２８の他端にある入力端子３０゜３２には主トラ
ンジスタ２６をオン作動させる入力電圧ｅ１が供給され
ている６トリガ素子２２によるパルストランス１０のト
リガ位相を定めるため、１次巻線１２、トリガ素子２２
及び抵抗２４の直列回路にはトリガコンデンサ３４が並
列接続され、主トランジスタ２６のオン作動によりトリ
ガコンデンサ３４へは整流器１６から充電電流が蓄積さ
れる。

整流器１６の両端にはツェナーダイオード３６が接続さ
れ、パルス発生回路に定電圧が供給されている。

パルストランス１０から連続したパルスを出力するため
に、補助トランジスタ３８が設けられ、そのコレクタ及
びベースがトリガ素子２２の両端に、またエミッタが抵
抗２４の一端に接続され、更にトランジスタ３８のベー
ス・エミッタ間ニハコンデンサ４０が接続されている。

トリガコンデンサ３４と整流器１６との間には主トラン
ジスタ２６と並列にダイオード４２が接続され、コンデ
ンサ３４の電荷が放電される。

第１図の従来回路は以上の構成から成り、以下に第２図
の波形図を参照しながらその作用を説明する。

第２図Ａはツェナーダイオード３６の両端電圧すなわち
パルス発生回路への供給電圧を示し、整流器１６の極性
反転の度に符号１００で示される電圧降下が認められる
。

第２図Ｂにはトリガコンデンサ３４の充電電圧特性が示
され、入力電圧ｅ１の印加により主トランジスタ２６は
オン動作を行ない、この時の回路特性により定められる
時定数にてトリガコンデンサ３４への充電電流が制御さ
れ、充電開始から１１秒後にコンデンサ３４の充電電圧
がトリガ素子２２のトリガ電圧すなわちブレークオーバ
電圧Ｖｃに達し、この結果、パルストランス１０の２次
巻線１４からは第２図Ｃに示される出力パルス２０１が
発生する。

従って、この出力パルス２０１によりサイリスタをトリ
ガすれば所望位相サイリスタ制御作用を行なうことが可
能となる。

トリガ素子２２のブレークオーバにより抵抗２４及びコ
ンデンサ４０の両端にも電圧が発生し、この結果、トラ
ンジスタ３８がオン作動しこの時のトリガ素子２２の電
流を保持電流以下にすることによりコンデンサ３４は第
２図Ｂに示されるように、再び主トランジスタ２６の制
御電流によりｔ２秒の充電時間経過後コンデンサ３４の
充電電圧がトリガ素子２２のトリガ電圧Ｖｃに達し、以
下連続的に前述した動作を操り返し、サイリスタへ連続
的なトリガパルスを出力することができる。

しかしながら、従来装置においては、トリガコンデンサ
３４の充電時定数は１見目の出力パルス２０１のパルス
位相に合わせて設定され、また、２発目以降の出力パル
ス２０２はこのコンデンサ３４の充電時定数に対応した
パルス周期を有し、比較的大きな周期となるため、従来
のパルス発生回路においては、サイリスタ等のゲートオ
フ時における迅速なかつ微細なゲートオン回復位相制御
を行なうことができないという欠点があった。

本考案は上記従来の課題に鑑みなされたものであり、そ
の目的は、トリガコンデンサによるトリガ素子の１見目
のトリガ作動が行なわれた後トリガコンデンサを急速に
充電して連続的な出力パルスを得ることのできるパルス
発生回路を提供することにある。

上記目的を達成するために、本考案は、２次側に出力パ
ルスが発生するパルストランスと、パルストランスの１
次側に接続されたトリガ素子と、トリガ素子にトリガ電
圧を供給するトリガコンデンサと、トリガコンデンサの
充電電圧を制御する主トランジスタと、を含みトリガコ
ンデンサの充電電圧がトリガ電圧を越えるとパルストラ
ンスの２次側に出力パルスが発生するパルス発生回路に
おいて、トリガコンデンサへの急速回路を形成するため
に主トランジスタに並列接続されたサイリスタと、パル
ストランスの２次側に設けられ出力パルス発生時に前記
サイリスタへゲートオン信号を出力する２次側補助巻線
と、を含み、１見目の出力パルス発生後はサイリスタを
介してトリガコンデンサが急速充電され、出力パルスが
連続的に出力されることを特徴とする。

以下図面に基づいて本考案の好適な実施例を説明する。

第３図には本考案の好適な実施例回路が示され、第１図
の従来回路と同一部材には同一符号を付して説明を省略
する。

第３図において、主トランジスタ２６にはトリガコンデ
ンサ３４への急速充電路を形成するサイリスタ４４が並
列接続され、そのゲートには抵抗４６を介してパルスト
ランス１０の２次側に設けられた２次側補助巻線４８が
接続されている。

補助巻線４８は２次巻線１４と同様にパルストランス１
０の２次側に設けられているのでパルストランス１０の
出力パルス発生時に補助巻線４８にも出力パルスが生じ
、このパルスによりサイリスタ４４をゲートオン動作す
ることができる。

本考案の実施例は以上の構成から成り、以下に第４図の
波形図を参照しながらその作用を説明する。

１発白の出力パルスは第１図の従来回路と同様の作用に
よりパルストランス１０の２次側に発生するが、本考案
においては、己の出力パルスは補助巻線４８から抵抗４
６を介してサイリスタ４４のトリガ端子に入力され、サ
イリスタ４４がオン作動する。

この結果、サイリスタ４４は主トランジスタ２６と並列
の急速充電路を形威し、整流器１６からの充電電流はト
ランジスタ２６とサイリスタ４４とへ分流してトリガコ
ンデンサ３４へ供給され、この時、サイリスタ４４は主
トランジスタ２６の充電路より低インピーダンスである
ため、トリガコンデンサ３４は急速に充電されることと
なる。

従って、第４図Ｂで示されるように、２発目以降のトリ
ガ素子２２のトリガ作用はその周期が著しく短縮し、こ
の結果第４図Ｃに示される出力パルスの周期も短かくな
り、移相制御の行なわれた後の２発目以降の出力パルス
としては周期の短かい連続的なパルスとして発生するこ
とができ、迅速なかつ微細な制御を行なうことができる
。

なお、極性反転部１００においては、回路はゼロバイア
スとなり、その都度回路遮断が行なわれるが、サイリス
タ４４の遮断により、再び主トランジスタ２６からコン
デンサ３４への充電電流の供給が行なわれ、以下同様に
２発目以降の短周期出力パルスの発生が行なわれる。

前述した実施例において主トランジスタとしてｎｐｎ
）ランジスタ及びトリガ素子としてＳＢＳが用いられ
ているが、他のｎｐｎ ）ランジスタ及びＰＵＴ、Ｕ
ＪＴなどのトリガ素子を用いることも可能である。

以上説明したように、本考案によれば、トリガコンデン
サの時定数特性に拘わりなく、２発目以降の出力パルス
を短周期で発生させることができ、制御されるサイリス
クのゲートオフ時に迅速なかつ微細な回復作用を行なう
ことが可能となる。

【図面の簡単な説明】

第１図は従来のパルス発生回路を示す回路図、第２図は
第１図の作用を説明する波形図、第３図は本考案に係る
パルス発生回路の好適な実施例を示す回路図、第４図は
第３図の作用を説明する波形図である。 各図中同一部材には同一符号を付し１０はパルストラン
ス、１２は１次巻線、１４は２次巻線、２２はトリガ素
子、２６は主トランジスタ、３４はトリガコンデンサ、
４４はサイリスタ、４８は２次側補助巻線である。

Claims (1)

【実用新案登録請求の範囲】
1. ２次側に出力パルスが発生するパルストランスと、パル
   ストランスの１次側に接続されたトリガ素子と、トリガ
   素子にトリガ電圧を供給するトリガコンデンサと、トリ
   ガコンデンサの充電々圧を制御する主トランジスタと、
   を含みトリガコンデンサの充電々圧がトリガ電圧を越え
   るとパルストランスの２次側に出力パルスが発生するパ
   ルス発生回路において、主トランジスタに並列接続され
   トリガコンデンサへの急速充電路を形成するサイリスタ
   と、パルストランスの２次側に設けられ出力パルス発生
   時に前記サイリスタヘゲートオン信号を出力する２次側
   補助巻線と、を含み、１見目の出力パルス発生後はサイ
   リスタを介してトリガコンデンサが急速充電され、出力
   パルスが連続的に出力されることを特徴とするパルス発
   生回路。