JPS5937872B2 - 発光ダイオ−ドの製造方法 - Google Patents
発光ダイオ−ドの製造方法Info
- Publication number
- JPS5937872B2 JPS5937872B2 JP52084563A JP8456377A JPS5937872B2 JP S5937872 B2 JPS5937872 B2 JP S5937872B2 JP 52084563 A JP52084563 A JP 52084563A JP 8456377 A JP8456377 A JP 8456377A JP S5937872 B2 JPS5937872 B2 JP S5937872B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- chip
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は発光ダイオードの製造方法に関し、特に裏面電
極を略蜂の巣状にして順方向電圧測定を容易かつ正確に
行なうものである。
極を略蜂の巣状にして順方向電圧測定を容易かつ正確に
行なうものである。
従来の発光ダイオードにおいては、発光効率を上げるた
めに、第１図に示す様に、切出されるチップの大きさ２
３より小さい面積をもつ裏面電極２２を用いてきた。
めに、第１図に示す様に、切出されるチップの大きさ２
３より小さい面積をもつ裏面電極２２を用いてきた。
この電極はメタルマスク法で作られるが、ウェハ周辺部
で電極像ににじみが出来るためオーミック接触がとれな
いチップができ歩留まりが悪かつた。さらにこれらの発
光ダイオードをチップ切出し前に特性検査をするために
は、点在する上記裏面電極を相互接続する必要があつた
が、チップ切出し時に不良チップを出さないようにする
ため、ウェハ裏面全体に導電性物質が塗布できず、従つ
て発光ダイオード相互間の抵抗が影響して検査できなか
つた。このためチップ切出し後に特性検査をすることに
なり、煩雑な作業となつていた。本発明は上記欠点を考
慮してなされたものである。
で電極像ににじみが出来るためオーミック接触がとれな
いチップができ歩留まりが悪かつた。さらにこれらの発
光ダイオードをチップ切出し前に特性検査をするために
は、点在する上記裏面電極を相互接続する必要があつた
が、チップ切出し時に不良チップを出さないようにする
ため、ウェハ裏面全体に導電性物質が塗布できず、従つ
て発光ダイオード相互間の抵抗が影響して検査できなか
つた。このためチップ切出し後に特性検査をすることに
なり、煩雑な作業となつていた。本発明は上記欠点を考
慮してなされたものである。
以下本発明実施例を詳細に説明する。ＰＮ接合をもつＧ
ａＰ発光ダイオードウェハの表面および裏面に、金を主
体とする電極材料からなる電極を、フォトエッチ法にて
蒸着する。
ａＰ発光ダイオードウェハの表面および裏面に、金を主
体とする電極材料からなる電極を、フォトエッチ法にて
蒸着する。
表面電極１は第２図ａに示すようなスポット状電極であ
り、裏面電極２は同図ｂの如く略蜂の巣状をなしている
。ここにおいて、二点鎖線で示されるチップの大きさ３
が４００μｍ四方であるのに対し、裏面電極２は、一辺
１３０μｍの正三角形４の頂点部に設けた直径１０５μ
ｍの内部５、５、５以外の所に電極材料を蒸着したもの
である。電極蒸着の終つたウェハに、第３図に示す如く
ダイシング又はメサエツチ法によりＰ層６より深い切込
みＴ、７、Ｔを入れて各発光ダイオードを分離するが、
この時裏面の前記蜂の巣状電極の目はチップの大きさよ
り細かくしているため、前記表面電極１のみを考慮して
位置合わせできるので、この作業は容易である。
り、裏面電極２は同図ｂの如く略蜂の巣状をなしている
。ここにおいて、二点鎖線で示されるチップの大きさ３
が４００μｍ四方であるのに対し、裏面電極２は、一辺
１３０μｍの正三角形４の頂点部に設けた直径１０５μ
ｍの内部５、５、５以外の所に電極材料を蒸着したもの
である。電極蒸着の終つたウェハに、第３図に示す如く
ダイシング又はメサエツチ法によりＰ層６より深い切込
みＴ、７、Ｔを入れて各発光ダイオードを分離するが、
この時裏面の前記蜂の巣状電極の目はチップの大きさよ
り細かくしているため、前記表面電極１のみを考慮して
位置合わせできるので、この作業は容易である。
次にこのウェハを、第４図に示すように、中央部に透孔
８をもつシリコン基板９の上にワックス１０にて固定し
、裏面電極端子１１を前記透孔８に加熱挿入することで
前記裏面電極２の引出し、線とし、個々の発光ダイオー
ドに対して順方向電圧検査、逆方向漏れ電流検査、発光
輝度検査を行なう。Ｉ 順方向電圧検査は第５図の如く
、一端を前記裏面電極端子１１に接続した定電流源１２
から走査端子１３を通じて前記表面電極１に一定電流を
供給し、裏面電極端子１１−走査端子１３間の電圧を電
圧計１４にて測定し、規格外のマップを選び・ 出して
印をつけるものである。
８をもつシリコン基板９の上にワックス１０にて固定し
、裏面電極端子１１を前記透孔８に加熱挿入することで
前記裏面電極２の引出し、線とし、個々の発光ダイオー
ドに対して順方向電圧検査、逆方向漏れ電流検査、発光
輝度検査を行なう。Ｉ 順方向電圧検査は第５図の如く
、一端を前記裏面電極端子１１に接続した定電流源１２
から走査端子１３を通じて前記表面電極１に一定電流を
供給し、裏面電極端子１１−走査端子１３間の電圧を電
圧計１４にて測定し、規格外のマップを選び・ 出して
印をつけるものである。
他の検査も同様にして行なう。検査終了後は第６図に示
す如く前記切込Ｔ、Ｔ、１にもとずいてチップを切出し
、印のある不良品を廃棄する。上記の説明に於て、裏面
電極は、従来例の点在した電極を縦横に連ね、電極パタ
ーンが略網目状をなしたものであれば本発明主旨に副う
ものであるから、前記略蜂の巣状に限定されるものでは
ない。
す如く前記切込Ｔ、Ｔ、１にもとずいてチップを切出し
、印のある不良品を廃棄する。上記の説明に於て、裏面
電極は、従来例の点在した電極を縦横に連ね、電極パタ
ーンが略網目状をなしたものであれば本発明主旨に副う
ものであるから、前記略蜂の巣状に限定されるものでは
ない。
また、裏面電極からの引出し線を得る方法も上記裏面電
極端子を用いる方法に限らず、ウエ・・の裏面電極の少
なくとも一部に密着するように銀ペーストなどの導電性
物質を塗布することによつても十分な効果が得られる。
以上の様に本発明は、発光ダィオードウエハ裏面に、切
出されるチツプの大きさより細かい目をもつ相互連接さ
れた電極を形成し、この裏面電極の少なくとも一部から
導電性物質にて引出し線を出して、チツブ切出し前に特
性検査をして不良品を選び出し、しかるのちにチツプ切
出しを行なうものであるから、従来例のようにオーミツ
ク接触のとれないチツプがなくなり、また小さく切出さ
れたチツプにて特性検査をする困難さが完全に解消され
、歩留まりの良い発光ダイオードが高能率で得られる。
極端子を用いる方法に限らず、ウエ・・の裏面電極の少
なくとも一部に密着するように銀ペーストなどの導電性
物質を塗布することによつても十分な効果が得られる。
以上の様に本発明は、発光ダィオードウエハ裏面に、切
出されるチツプの大きさより細かい目をもつ相互連接さ
れた電極を形成し、この裏面電極の少なくとも一部から
導電性物質にて引出し線を出して、チツブ切出し前に特
性検査をして不良品を選び出し、しかるのちにチツプ切
出しを行なうものであるから、従来例のようにオーミツ
ク接触のとれないチツプがなくなり、また小さく切出さ
れたチツプにて特性検査をする困難さが完全に解消され
、歩留まりの良い発光ダイオードが高能率で得られる。
第１図は従来の裏面電極を示す図であり、第２図〜第６
図は本発明の一実施例による発光ダイオード製造方法を
示して卦り、第２図ａはウエハ表面電極、同図ｂは裏面
電極をそれぞれ示す図で、第３図は切込みが入れられた
上記ウエハの側面図、第４図はシリコン基台に固定され
た上記ウエハの断面図、第５図は検査方法の一例を示す
模式図で、第６図は切り出された発光ダィオードチツプ
の側面図である。 ２・・・・・・裏面電極、１１・・・・・・裏面電極引
出し線。
図は本発明の一実施例による発光ダイオード製造方法を
示して卦り、第２図ａはウエハ表面電極、同図ｂは裏面
電極をそれぞれ示す図で、第３図は切込みが入れられた
上記ウエハの側面図、第４図はシリコン基台に固定され
た上記ウエハの断面図、第５図は検査方法の一例を示す
模式図で、第６図は切り出された発光ダィオードチツプ
の側面図である。 ２・・・・・・裏面電極、１１・・・・・・裏面電極引
出し線。
Claims (1)
- １ 発光ダイオードウェハ裏面に、切り出されるチップ
の大きさより細かい網目をもつ相互連接された電極を形
成し、この裏面電極の少なくとも一部から導電性物質に
て引出し線を出してチップ切出し前に特性検査をし、し
かるのちチップ切出しをすることを特徴とした発光ダイ
オードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52084563A JPS5937872B2 (ja) | 1977-07-12 | 1977-07-12 | 発光ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52084563A JPS5937872B2 (ja) | 1977-07-12 | 1977-07-12 | 発光ダイオ−ドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5418693A JPS5418693A (en) | 1979-02-10 |
| JPS5937872B2 true JPS5937872B2 (ja) | 1984-09-12 |
Family
ID=13834112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52084563A Expired JPS5937872B2 (ja) | 1977-07-12 | 1977-07-12 | 発光ダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937872B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803157B2 (ja) * | 1989-05-16 | 1998-09-24 | 日本電気株式会社 | 発光ダイオードの製造方法 |
| DE102013112885A1 (de) * | 2013-11-21 | 2015-05-21 | Osram Opto Semiconductors Gmbh | Verfahren zur optischen Charakterisierung eines optoelektronischen Halbleitermaterials und Vorrichtung zur Durchführung des Verfahrens |
-
1977
- 1977-07-12 JP JP52084563A patent/JPS5937872B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5418693A (en) | 1979-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4203132B2 (ja) | 発光素子及びその製造方法 | |
| DE10312526B4 (de) | Erzeugung von selbst justierten und selbst belichteten Photolackmustern auf Licht emittierenden Anordnungen | |
| TW201245740A (en) | Semiconductor light emitting diode chip, method of manufacturing thereof and method for quality control thereof | |
| US9691813B2 (en) | System for wafer-level phosphor deposition | |
| CN106158689B (zh) | 基于多组测试探针的二极管光电测试方法 | |
| US8987024B2 (en) | System for wafer-level phosphor deposition | |
| JPS5937872B2 (ja) | 発光ダイオ−ドの製造方法 | |
| JPH06101592B2 (ja) | 半導体発光素子の発光出力測定装置 | |
| CN105720145A (zh) | 一种多芯片并联照明模组的制备方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| CN108918552A (zh) | 一种失效分析定位方法 | |
| CN106057696B (zh) | 基于光电分离的二极管光电测试方法 | |
| JP2013520021A (ja) | 発光ダイオード、レーザーダイオード、フォトデテクタに適した電気的抵抗素子 | |
| TWI278644B (en) | Testing method and structure for LEDs in wafer form | |
| CN111896856A (zh) | 一种芯片电性能测试系统及方法 | |
| CN113097204A (zh) | Igbt版图结构 | |
| JPH06310756A (ja) | 発光ダイオード | |
| CN218351499U (zh) | 一种led器件 | |
| CN112071768B (zh) | P面工艺监测结构及方法、晶圆结构 | |
| WO2021185329A1 (zh) | μLED芯片、μLED基板及制备方法、EL检测方法及装置 | |
| JP6166659B2 (ja) | ウェハレベル蛍光体堆積システム | |
| JPS5939726Y2 (ja) | 固定表示装置 | |
| JP5669679B2 (ja) | 半導体装置の検査方法 | |
| JPS5834935B2 (ja) | 半導体ウエハ−試験用探針器 | |
| CN113540144A (zh) | 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法 |