CN113540144A - 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法 - Google Patents

实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法 Download PDF

Info

Publication number
CN113540144A
CN113540144A CN202110676502.6A CN202110676502A CN113540144A CN 113540144 A CN113540144 A CN 113540144A CN 202110676502 A CN202110676502 A CN 202110676502A CN 113540144 A CN113540144 A CN 113540144A
Authority
CN
China
Prior art keywords
layer
substrate
epitaxial layer
semiconductor epitaxial
led chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110676502.6A
Other languages
English (en)
Inventor
林宗民
黄苡叡
张中英
邓有财
杨人龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN202110676502.6A priority Critical patent/CN113540144A/zh
Publication of CN113540144A publication Critical patent/CN113540144A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

本发明提供一种实现多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方法。在衬底上形成半导体外延层之后，在半导体外延层中形成隔离沟槽，隔离沟槽贯穿半导体外延层暴露衬底，将半导体外延层分隔成若干相互绝缘的LED芯片。衬底上的若干LED芯片的第一半导体层完全断开，可以同时对多颗LED芯片进行ESD测试，此时多颗LED芯片之间不存在相互干扰问题，不会造成讯号判断不明的情况，保证多颗LED芯片同时测试时，每一颗LED芯片的测试结果的准确性及可靠性。

Description

实现多颗LED芯片ESD测试的晶圆、正装LED芯片及其制造方法
技术领域
本发明涉及半导体器件制造领域，特别涉及一种实现多颗LED芯片ESD测试的晶圆及 正装LED芯片的制造方法。
背景技术
LED芯片制造过程中，测试是其中必经且重要的制程。其中ESD(electro-staticdischarge， 静电释放)测试是评估LED芯片抗静电能力的重要测试手段。对于正装LED芯片，目前的 测试手段均为单个芯片测试。进行ESD测试时，首先需要对形成芯片的晶圆进行裂片，得到 单颗LED芯片。在此过程中，芯片与芯片之间的间距扩大，并且若干芯片会无法控制地出现 芯片歪斜、排列不规则等现象。这些都会造成后续测试时探针扎不准，并且难以实现多探针 台设计。另外，单颗测试也会限制芯片量产的生产效率。
综上，有必要提供一种能够克服单颗测试的缺点实现多颗LED芯片ESD测试的结构。
发明内容
为了有效解决LED芯片ESD测试中存在的上述问题及缺陷，本发明旨在提供一种实现 多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方法，在形成半导体外延层的晶圆中形成隔离槽，该隔离槽贯穿半导体外延层，将半导体外延层分隔成若干相互绝缘的LED芯片。 ESD测试时可以同时对多颗相互绝缘的LED芯片同时进行测试，大大提高测试效率。
为实现上述目的及其它相关目的，本发明提供了一种实现多颗LED芯片ESD测试的晶 圆，其包括：
衬底；
形成在所述衬底上的半导体外延层，所述半导体外延层包括在所述衬底上依次形成的第 一导电类型半导体层、有源层及第二导电类型半导体层，所述半导体外延层中形成有多个隔 离槽，所述隔离槽将所述半导体外延层分隔成相互绝缘的多颗芯片；
形成在每一颗芯片上的电极结构，所述电极结构包括分别与所述第一导电类型半导体层 和第二导电类型半导体层电连接的第一电极和第二电极。
可选地，所述隔离槽贯穿所述半导体外延层直至暴露所述衬底。
可选地，多颗所述LED芯片的所述有源层出射的光沿所述半导体外延层的堆叠方向射 出。
可选地，所述半导体外延层形成有暴露所述第一导电类型半导体层的台面，所述隔离槽 与所述台面相邻。
可选地，所述第一电极位于所述台面上方与所述第一导电类型半导体层电连接。
本发明第二方面提供一种正装LED芯片的制造方法，包括如下步骤：
提供衬底；
在所述衬底上方依次形成第一半导体层、有源层及第二半导体层，以形成半导体外延层；
在所述半导体外延层中形成多个隔离槽，所述隔离槽将所述半导体外延层分隔成相互绝 缘的若干LED芯片；
在每一颗所述LED芯片上形成电极结构，所述电极结构包括分别与所述第一导电类型半 导体层和第二导电类型半导体层电连接的第一电极和第二电极；
沿所述隔离槽对所述衬底进行切割，获得多颗独立的LED芯片。
可选地，在所述半导体外延层中形成多个隔离槽，包括：
沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至暴露所述衬底表面； 或者
沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至刻蚀部分所述衬底。
可选地，所述正装LED芯片的制造方法还包括：
沿所述半导体外延层的堆叠方向对所述半导体外延层进行部分刻蚀，以在所述半导体外 延层中形成台面，所述台面暴露所述半导体外延层中的第一导电类型半导体层，其中，所述 台面与所述隔离槽相邻。
可选地，在所述台面上方形成所述第一电极，所述第一电极与所述第一导电类型半导体 层电连接。
可选地，对多颗所述LED芯片进行ESD测试还包括：
将所述形成有若干所述LED芯片的衬底置于静电测试仪的探针台上；
将所述静电测试仪的多个输出端与多个探针相连；
将所述探针与多颗LED芯片的第一电极和第二电极接触进行测试；
获得多颗LED芯片的I-V曲线。
可选地，所述正装LED芯片的制造方法还包括：
经所述电极结构同时向多颗所述LED芯片施加电压，对多颗所述LED芯片进行ESD测 试。
本发明第三方面提供一种LED芯片，该LED芯片经本发明所述的制造方法制得，其包 括：
衬底；
半导体外延层，所述半导体外延层形成在所述衬底的正面，并且依次包括第一导电类型 半导体层、有源层及第二导电类型半导体层；
台阶结构，所述台阶结构形成在所述半导体外延层与所述衬底之间，并且所述台阶的表 面形成在所述衬底上。
可选地，所述台阶结构的边缘与所述半导体外延层的边缘之间的距离介于5μm～10μm。
可选地，所述半导体外延层具有台面，所述台面暴露所述半导体外延层中的第一导电类 型半导体层。
可选地，所述LED芯片还包括：
第一电极，所述第一电极形成在所述台面上，与所述第一导电类型半导体层电连接；
第二电极，所述第二电极形成在所述第二导电类型半导体层上方并与其电连接。
可选地，所述有源层出射的光沿所述半导体外延层的堆叠方向射出。
如上所述，本发明提供的实现多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方 法、LED芯片，至少具备如下有益技术效果：
在衬底上形成半导体外延层之后，在半导体外延层中形成隔离沟槽，隔离沟槽贯穿半导 体外延层暴露衬底，将半导体外延层分隔成若干相互绝缘的LED芯片。衬底上的若干LED 芯片的第一半导体层完全断开，可以同时对多颗LED芯片进行ESD测试，此时多颗LED芯 片之间不存在相互干扰问题，不会造成讯号判断不明的情况，保证多颗LED芯片同时测试时， 每一颗LED芯片的测试结果的准确性及可靠性。
本发明的晶圆实现了LED芯片ESD测试的晶圆级测试，无需对晶圆进行裂片，也就能 够避免由于裂片造成的芯片偏移或者芯片排列不规则的情况，使得ESD测试时，多个探针能 够准确无误地与多颗LED芯片的电极接触，提高测试效率，有利于降低成本。
附图说明
图1显示为现有技术中形成有LED芯片的晶圆的示意图。
图2显示为现有技术中单颗LED芯片测试的波形图。
图3显示为现有技术中多个LED芯片同时测试时的波形图。
图4显示为本发明实施例一提供的实现多颗LED芯片ESD测试的晶圆的结构示意图。
图5显示为本发明实施例一提供的实现多颗LED芯片ESD测试的晶圆的平面示意图
图6a～图6d显示为对图5所示的晶圆中的4颗LED芯片同时测试时每一颗LED芯片的 波形图。
图7显示为本发明实施例二提供的正装LED芯片的制造方法的流程示意图。
图8显示为图7所示方法中提供的衬底的结构示意图。
图9显示为在图8所示的衬底上形成半导体外延层的结构示意图。
图10显示为在图9所示的结构上形成台面的结构示意图。
图11显示为图10所示的LED芯片上形成电极结构的示意图。
图12显示为本发明实施例三提供的LED芯片的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示 中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际 实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且 其组件布局形态也可能更为复杂。
如图1所示，现有技术中，形成的正装LED芯片通常包括衬底001，以及形成在衬底上 方的外延层001，外延层002包括依次形成的n型半导体层0021、有源层0022以及p型半导体层0023，以及形成在每一颗LED芯片上分别与n型半导体层和p型半导体层电连接的第 一电极003和第二电极004。目前，对于图1所示的正装LED芯片的ESD测试均为单个芯片 进行独立测试，这样的测试方法耗时耗力，不利于量产中生产效率的提高。如果进行多颗LED 芯片同时测试，如图1所示，由于在正装LED芯片中，相邻芯片之间的n型半导体层是连续 的，即，若干个LED芯片的n电极是电导通的，因此，如果同时对多个LED芯片进行ESD 时，会使电信号向阻质最低方向前进，进而影响到测试结果的判断与稳定度。如图2所示， 对图1所示的LED芯片进行单颗ESD测试时，测试结果呈现有规律的波形；而图3示出的 对图1所示的LED芯片进行多颗测试时，会出现较多的杂散信号，导致测试结果不准确。另 外，目前对多颗LED芯片同时进行ESD测试时，通常采用的方法是对晶圆进行裂片，使LED 芯片相互分离并且相互间的间距增大，在此过程中，会无法控制芯片的排列，而出现芯片排 列不规则、芯片歪斜等问题，这些问题会给后续ESD测试带来探针接触不准或者不易实现多 探针探针台设计。
针对上述问题，本发明提供一种能够实现多颗LED芯片ESD测试的晶圆及正装LED芯 片的制造方法，在实现多颗LED芯片ESD测试的同时，保证测试结果的准确性及稳定性。
实施例一
本实施例提供一种实现多颗LED芯片ESD测试的晶圆，如图4所示，该晶圆包括衬底100，衬底100可以是硅衬底、碳化硅衬底、蓝宝石衬底等任意适合生长发光外延层的衬底。本实施例中为了便于描述，以蓝宝石衬底为例。本实施例中，衬底100为图形化的蓝宝石衬底，在衬底100的表面上形成有图形化结构。
衬底100上方形成有半导体外延层101，本实施例中，半导体外延层101形成在衬底100 具有图形化结构的一侧。该半导体外延层101包括依次形成在衬底100上方的第一导电类型 半导体层1011、有源层1012及第二导电类型半导体层1013。在本实施例中，该第一导电类 型半导体层1011为n型半导体层，例如n型掺杂的GaN层，有源层1012可以是多重量子阱 层，第二导电类型半导体层1013为p型半导体层，例如p型掺杂的GaN层。另外，在第一 导电类型半导体层和衬底之间还形成有缓冲层1014，例如n型缓冲层。可以理解的是，第一 和第二导电类型的半导体层的导电类型也可以是相反的，即，第一导电类型半导体层1011为p型半导体层，第二导电类型半导体层1013为p型半导体层。
如图4所示，半导体外延层101中形成有暴露第一导电类型半导体层1011的台面105， 台面105上方形成有第一电极102，第一电极与第一导电类型半导体层1011点连接。与台面 相邻的第二导电类型半导体层上方形成有第二电极103，第二电极103与第二导电类型半导 体层电连接。
同样参照图4，本实施例的晶圆中，半导体外延层101中还形成有若干隔离槽104，该隔 离槽104形成在台面105处，贯穿台面105处的第一导电类型半导体层1011，并且隔离槽104 的底部暴露衬底100。隔离槽104将衬底上方的半导体外延层分隔成相互绝缘的多颗LED芯 片。上述LED芯片形成为正装LED芯片。如图5所示，隔离槽104在衬底100的表面沿相交的第一方向和第二方向延伸，将半导体外延层101分隔为若干相互绝缘的LED芯片。本实施例中，如图5所示，第一方向和第二方向可以是图5所示的相互垂直的X、Y方向，当然， 第一方向和第二方向也可以是相交但不垂直的两个方向，在此不做限定。
在进行ESD测试时，可以取多个探针，将多个探针分别与图5所示的每一个LED芯片的第一电极102和第二电极103接触，然后向LED芯片施加电压，同时对多颗LED芯片进 行ESD测试。图6a～图6d示出了同时对图5中4颗LED芯片同时进行ESD测试时，每一颗 LED芯片的I-V曲线波形图。由图6a～图6d可以看出，多颗LED芯片同时进行测试时，每 一颗LED芯片的测试结果仍然呈现规律的波形信号，无杂散信号，即，多颗LED芯片同时 测试时，每一颗LED芯片的测试结果均是准确可信的。
本实施例中，由于隔离槽104贯穿半导体外延层将半导体外延层分隔为若干个相互绝缘 的LED芯片，因此，多个芯片之间不存在连通的半导体，即不存在共享的第一电极，在施加 电压时，不会存在电压向低电阻侧集中的现象，保证每一颗LED芯片获得的电压信号是相同 的，由此可以同时获得多颗LED芯片的测试结果，并且测试结果中不会出现杂散信号，保证 测试结果的准确性及稳定性。另外，本实施例的上述晶圆无需对晶圆进行裂片便可实现多颗 LED芯片同时进行ESD测试，提高ESD测试时的探针接触的准确性，并且能够大大提高测 试效率，进而提高量产的生产效率。
实施例二
本实施例提供一种正装LED芯片的制造方法，如图7所示，该制造方法包括如下步骤：
S101：提供衬底；
如图8所示，提供衬底100，该衬底100可以是硅衬底、碳化硅衬底、蓝宝石衬底等任意适合生长发光外延层的衬底。本实施例中为了便于描述，以蓝宝石衬底为例。如图8所述，本实施例中，衬底100是图案化蓝宝石衬底，在衬底100的表面形成有图案化结构。
S102：在所述衬底上方依次形成第一半导体层、有源层及第二半导体层，以形成半导体 外延层；
如图9所示，在衬底100形成图案化结构的一侧的上方形成半导体外延层101，具体地， 依次在衬底100上方沉积第一导电类型半导体层1011,、有源层1012及第二导电类型半导体 层1013。该第一半导体层1011可以是n型半导体层，例如n型掺杂的GaN层，有源层1012可以是多重量子阱层，第二半导体层1013可以是p型半导体层，例如p型掺杂的GaN层。 在可选实施例中，衬底100与第一导电类型半导体1011之间还形成有缓冲层1014。
进一步地，形成上述半导体外延层之后，如图10所示，沿半导体外延层的堆叠方向，部 分刻蚀半导体外延层，具体地，刻蚀第二导电类型半导体层1013、有源层1012及部分第一 导电类型半导体层1011，以形成暴露第一导电类型半导体层1011的台面105。
S103：在所述半导体外延层上方形成电极结构，所述电极结构包括分别与所述第一导电 类型半导体层和第二导电类型半导体层电连接的第一电极和第二电极；
如图11所示，形成上述台面105之后，在半导体外延层上方形成电极结构，具体地，在 台面105上方形成第一电极102，该第一电极与第一导电类型半导体层电连接。在第二导电 类型半导体层上方形成第二电极103，该第二电极与第二导电类型半导体层电连接。形成上 述第一电极和第二电极时，首先在第二半导体层上方电流阻挡层106，该电流阻挡层106形 成在部分第二半导体层上方，部分覆盖第二导电类型半导体层。然后在第二导电类型半导体 层上方形成透明导电层107，该透明导电层覆盖第二半导体层以及电流阻挡层。同样地，可 以在台面105处的第一导电类型半导体层上方形成电流扩展层(未详细图示)。然后在外延 层上方形成绝缘保护层108，在绝缘保护层中形成通孔，并沉积导电材料，例如金属Al、Cu、 Au、Ag等，形成上述第一电极和第二电极，第二电极形成在电流阻挡层对应的位置处。
S104：在所述半导体外延层中形成多个隔离槽，所述隔离槽将所述半导体外延层分隔成 相互绝缘的若干LED芯片；
同样参照图4和图5，对图11所示的结构，在台面105处，刻蚀第一导电类型半导体层 1011，直至暴露衬底100，形成隔离槽104。隔离槽104将半导体外延层分隔成若干颗相互绝 缘的LED芯片，上述LED芯片形成为正装LED芯片。如图5所示，隔离槽104在衬底100 的表面沿相交的第一方向和第二方向延伸，将半导体外延层101分隔为若干相互绝缘的LED 芯片。本实施例中，如图5所示，第一方向和第二方向可以是图5所示的相互垂直的X、Y 方向，当然，第一方向和第二方向也可以是相交但不垂直的两个方向，在此不做限定。相比 于传统正装LED芯片，本实施例的LED芯片在衬底上实现了相互分隔、相互绝缘。
S105：沿所述隔离槽对所述衬底进行切割，获得多颗独立的LED芯片。
在对上述衬底进行裂片之前，首先对形成在衬底上的若干LED芯片进行ESD测试。具 体地，经所述电极结构同时向多颗所述LED芯片施加电压，对多颗所述LED芯片进行ESD测试。将形成有若干LED芯片的衬底放置于静电测试仪的探针台上，取连接至静电测试仪的的输出端的多个探针，将多个探针分别与图5所示的每一个LED芯片的第一电极102和第二电极103接触，然后向LED芯片施加电压，同时对多颗LED芯片进行ESD测试，获得LED 芯片的I-V曲线。图6a～图6d示出了同时对图5中的1颗、2颗、3颗及4颗LED芯片同时 进行ESD测试时，每一颗LED芯片的I-V曲线波形图。由图6a～图6d可以看出，多颗LED 芯片同时进行测试时，每一颗LED芯片的测试结果仍然呈现规律的波形信号，无杂散信号， 即，多颗LED芯片同时测试时，每一颗LED芯片的测试结果是准确可信的。
由于隔离槽104贯穿半导体外延层将半导体外延层分隔为若干个相互绝缘的LED芯片， 因此，多个芯片之间不存在连通的半导体，即不存在共享的第一电极，在施加电压时，不会 存在电压向低电阻侧集中的现象，保证每一颗LED芯片获得的电压信号是相同的，由此可以 同时获得多颗LED芯片的测试结果，并且测试结果中不会出现杂散信号，保证测试结果的准 确性及稳定性。另外，本实施例的上述衬底无需对衬底进行裂片便可实现多颗LED芯片同时 进行ESD测试，提高ESD测试时的探针接触的准确性，并且能够大大提高测试效率，进而 提高量产的生产效率。
测试完成后，对上述衬底进行切割裂片，获得独立的单颗LED芯片的步骤。优选地，可 以沿上述隔离槽104的位置对衬底进行切割裂片。同时，根据ESD测试结果，对LED芯片进行筛选，筛选出测试合格的芯片进行后续的封装、出厂等步骤。
实施例三
本实施例提供一种LED芯片，本实施例的LED芯片由实施例二所述的方法制得。如图 12所示，该LED芯片包括衬底300以及形成在衬底300正面的半导体外延层101。上述衬底300可以是硅衬底、碳化硅衬底、蓝宝石衬底等任意适合生长发光外延层的衬底。本实施例中为了便于描述，以蓝宝石衬底为例。如图12所述，本实施例中，衬底300是图案化蓝宝石衬底，在衬底300的正面形成有图案化结构。
半导体外延层101包括依次形成在衬底300正面的第一导电类型半导体层1011、有源层 1012及第二导电类型半导体层1013。该第一半导体层1011可以是n型半导体层，例如n型 掺杂的GaN层，有源层1012可以是多重量子阱层，第二半导体层1013可以是p型半导体层， 例如p型掺杂的GaN层。本实施例中，上述LED芯片为正装LED芯片，即，有源层1012 发出的光沿半导体外延层的堆叠方向出射。在可选实施例中，衬底100与第一导电类型半导 体1011之间还形成有缓冲层1014。同样如图12所示，半导体外延层101还具有台面105， 该台面暴露第一导电类型半导体层1011。
如图12所示，本实施例的LED芯片中，衬底300与半导体外延层之间还具有台阶结构 106，该台阶结构106的水平部分为衬底300，即，台阶结构106暴露衬底300。在台阶结构106处，衬底边缘与半导体外延层的边缘之间具有一距离d，在可选实施例中，该距离d介于5μm～10μm。
同样参照图12，半导体外延层上方还形成有电极结构，具体地包括形成在台面105上方 的第一电极102，该第一电极与第一导电类型半导体层电连接；形成在第二导电类型半导体 层上方的第二电极103，该第二电极与第二导电类型半导体层电连接。在可选实施例中，第 二电极与第二导电类型半导体层之间还形成有电流阻挡层106及透明导电层107。电流阻挡 层形成在部分第二半导体层上方，优选地，形成在第二电极103对应的区域。透明导电层完 全覆盖第二导电类型半导体层及电流阻挡层，与第二电极连接。上述电流阻挡层可以是SiO2 等绝缘材料，透明导电层可以是氧化铟锡导电氧化物等。
如上所述，本发明提供的实现多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方 法、LED芯片，至少具备如下有益技术效果：
在衬底上形成半导体外延层之后，在半导体外延层中形成隔离沟槽，隔离沟槽贯穿半导 体外延层暴露衬底，将半导体外延层分隔成若干相互绝缘的LED芯片。衬底上的若干LED 芯片的第一半导体层完全断开，可以同时对多颗LED芯片进行ESD测试，此时多颗LED芯 片之间不存在相互干扰问题，不会造成讯号判断不明的情况，保证多颗LED芯片同时测试时， 每一颗LED芯片的测试结果的准确性及可靠性。
本发明的晶圆实现了LED芯片ESD测试的晶圆级测试，无需对晶圆进行裂片，也就能 够避免由于裂片造成的芯片偏移或者芯片排列不规则的情况，使得ESD测试时，多个探针能 够准确无误地与多颗LED芯片的电极接触，提高测试效率，有利于降低成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种实现多颗LED芯片ESD测试的晶圆，其特征在于，包括：
衬底；
形成在所述衬底上的半导体外延层，所述半导体外延层包括在所述衬底上依次形成的第一导电类型半导体层、有源层及第二导电类型半导体层；
形成在所述半导体外延层中的多个隔离槽，所述隔离槽将所述半导体外延层分隔成相互绝缘的多颗芯片；
形成在每一颗芯片上的电极结构，所述电极结构包括分别与所述第一导电类型半导体层和第二导电类型半导体层电连接的第一电极和第二电极。
2.根据权利要求1所述的实现多颗LED芯片ESD测试的晶圆，其特征在于，所述隔离槽贯穿所述半导体外延层直至暴露所述衬底。
3.根据权利要求1所述的实现多颗芯片ESD测试的晶圆，其特征在于，多颗所述LED芯片的所述有源层出射的光沿所述半导体外延层的堆叠方向射出。
4.根据权利要求1所述的实现多颗芯片ESD测试的晶圆，其特征在于，所述半导体外延层形成有暴露所述第一导电类型半导体层的台面，所述隔离槽与所述台面相邻。
5.根据权利要求4所述的实现多颗芯片ESD测试的晶圆，其特征在于，所述第一电极位于所述台面上方与所述第一导电类型半导体层电连接。
6.一种正装LED芯片的制造方法，其特征在于，包括如下步骤：
提供衬底；
在所述衬底上方依次形成第一半导体层、有源层及第二半导体层，以形成半导体外延层；
在所述半导体外延层上方形成电极结构，所述电极结构包括分别与所述第一导电类型半导体层和第二导电类型半导体层电连接的第一电极和第二电极；
在所述半导体外延层中形成多个隔离槽，所述隔离槽将所述半导体外延层分隔成相互绝缘的若干LED芯片；
沿所述隔离槽对所述衬底进行切割，获得多颗独立的LED芯片。
7.根据权利要求6所述的正装LED芯片的制造方法，其特征在于，在所述半导体外延层中形成多个隔离槽，包括：
沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至暴露所述衬底表面；或者
沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至刻蚀部分所述衬底。
8.根据权利要求6所述的正装LED芯片的制造方法，其特征在于，还包括：
沿所述半导体外延层的堆叠方向对所述半导体外延层进行部分刻蚀，以在所述半导体外延层中形成台面，所述台面暴露所述半导体外延层中的第一导电类型半导体层，其中，所述台面与所述隔离槽相邻。
9.根据权利要求8所述的正装LED芯片的制造方法，其特征在于，在所述台面上方形成所述第一电极，所述第一电极与所述第一导电类型半导体层电连接。
10.根据权利要求6所述的正装LED芯片的制造方法，其特征在于，对多颗所述LED芯片进行ESD测试还包括：
将所述形成有若干所述LED芯片的衬底置于静电测试仪的探针台上；
将所述静电测试仪的多个输出端与多个探针相连；
将所述探针与多颗LED芯片的第一电极和第二电极接触进行测试；
获得多颗LED芯片的I-V曲线。
11.根据权利要求6所述的正装LED芯片的制造方法，其特征在于，还包括：
经所述电极结构同时向多颗所述LED芯片施加电压，对多颗所述LED芯片进行ESD测试。
12.一种根据权利要求6～11中任一项所述的制造方法制得的LED芯片，其特征在于，包括：
衬底；
半导体外延层，所述半导体外延层形成在所述衬底的正面，并且依次包括第一导电类型半导体层、有源层及第二导电类型半导体层；
台阶结构，所述台阶结构形成在所述半导体外延层与所述衬底之间，并且所述台阶结构暴露所述衬底。
13.根据权利要求12所述的LED芯片，其特征在于，在所述台阶结构中，所述衬底边缘与所述半导体外延层的边缘之间的距离介于5μm～10μm。
14.根据权利要求12所述的LED芯片，其特征在于，所述半导体外延层具有台面，所述台面暴露所述半导体外延层中的第一导电类型半导体层。
15.根据权利要求14所述的LED芯片，其特征在于，还包括：
第一电极，所述第一电极形成在所述台面上，与所述第一导电类型半导体层电连接；
第二电极，所述第二电极形成在所述第二导电类型半导体层上方并与其电连接。
16.根据权利要求14所述的LED芯片，其特征在于，所述有源层出射的光沿所述半导体外延层的堆叠方向射出。
CN202110676502.6A 2021-06-18 2021-06-18 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法 Pending CN113540144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110676502.6A CN113540144A (zh) 2021-06-18 2021-06-18 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110676502.6A CN113540144A (zh) 2021-06-18 2021-06-18 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN113540144A true CN113540144A (zh) 2021-10-22

Family

ID=78096279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110676502.6A Pending CN113540144A (zh) 2021-06-18 2021-06-18 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN113540144A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258165A1 (en) * 2007-04-23 2008-10-23 Goldeneye, Inc. Light emitting diode chip
CN101452975A (zh) * 2007-12-04 2009-06-10 杨秋忠 晶片级封装的发光二极管芯片及其制作方法
US20100194423A1 (en) * 2007-09-28 2010-08-05 Masamoto Tago Apparatus and method for testing semiconductor and semiconductor device to be tested
CN102354699A (zh) * 2011-09-30 2012-02-15 映瑞光电科技(上海)有限公司 高压氮化物led器件及其制造方法
JP2013135074A (ja) * 2011-12-26 2013-07-08 Sharp Corp 光学試験装置
CN103456857A (zh) * 2013-09-27 2013-12-18 聚灿光电科技(苏州)有限公司 Led芯片及其制备方法
CN105329850A (zh) * 2015-10-21 2016-02-17 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法
CN106057696A (zh) * 2016-06-30 2016-10-26 华灿光电(苏州）有限公司 基于光电分离的二极管光电测试方法
CN110931382A (zh) * 2019-12-11 2020-03-27 湘能华磊光电股份有限公司 一种led晶粒的光电性能检测方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258165A1 (en) * 2007-04-23 2008-10-23 Goldeneye, Inc. Light emitting diode chip
US20100194423A1 (en) * 2007-09-28 2010-08-05 Masamoto Tago Apparatus and method for testing semiconductor and semiconductor device to be tested
CN101452975A (zh) * 2007-12-04 2009-06-10 杨秋忠 晶片级封装的发光二极管芯片及其制作方法
CN102354699A (zh) * 2011-09-30 2012-02-15 映瑞光电科技(上海)有限公司 高压氮化物led器件及其制造方法
JP2013135074A (ja) * 2011-12-26 2013-07-08 Sharp Corp 光学試験装置
CN103456857A (zh) * 2013-09-27 2013-12-18 聚灿光电科技(苏州)有限公司 Led芯片及其制备方法
CN105329850A (zh) * 2015-10-21 2016-02-17 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法
CN106057696A (zh) * 2016-06-30 2016-10-26 华灿光电(苏州）有限公司 基于光电分离的二极管光电测试方法
CN110931382A (zh) * 2019-12-11 2020-03-27 湘能华磊光电股份有限公司 一种led晶粒的光电性能检测方法

Similar Documents

Publication Publication Date Title
US20070272939A1 (en) Tunnel vertical semiconductor devices or chips
CN105702811A (zh) 发光元件
CN109166877B (zh) 显示面板及发光组件基板的检测方法
CN110783214B (zh) 晶片级测试方法及其测试结构
US8541865B2 (en) Semiconductor device with improved ESD protection
CN110459557B (zh) 芯片晶圆及其制备方法、Micro-LED显示器
CN103094253B (zh) 一种栅极氧化层测试结构
KR20010088929A (ko) AlGaInN계 반도체 LED 소자 및 그 제조 방법
US10006940B2 (en) Method of manufacturing semiconductor device, and probe card
CN113540144A (zh) 实现多颗led芯片esd测试的晶圆、正装led芯片及其制造方法
CN104538523A (zh) 一种改善电流扩展的半导体器件
CN107591339B (zh) 测试结构以及测试方法
CN109192719B (zh) 显示装置及其制造方法
US20220209048A1 (en) High-voltage light-emitting device
CN109962023A (zh) 发光结构的制造方法与发光装置
KR101863129B1 (ko) 광전자 반도체 소자의 제조 방법, 및 광전자 반도체 소자
CN111883552B (zh) 一种集成式led芯片模组及其制作、测试、切割方法
CN106653717B (zh) 测试器件
TW200302532A (en) Interconnect structure
JPH07302930A (ja) 発光ダイオード及びその製造方法
CN112490260B (zh) 一种发光器件及其制备方法
CN203659931U (zh) Led芯片及具有该结构的阵列式led芯片
CN218299817U (zh) 一种发光二极管
JP2008010640A (ja) 化合物半導体スイッチ回路装置
US20240047612A1 (en) Light-emitting device and light-emitting apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination