JPS5936931A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5936931A JPS5936931A JP6173383A JP6173383A JPS5936931A JP S5936931 A JPS5936931 A JP S5936931A JP 6173383 A JP6173383 A JP 6173383A JP 6173383 A JP6173383 A JP 6173383A JP S5936931 A JPS5936931 A JP S5936931A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- main surface
- recess
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000007864 aqueous solution Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものであり、半
導体基板を選択的にエツチングする工程に関する。
導体基板を選択的にエツチングする工程に関する。
半導体装置の製造では、半導体結晶基板表面に台形状の
凸部わるいは四部を形成する工程がしばしは用いられる
。精密な凹凸を形成するために、（１００）面等を主面
とする半導体結晶基板を用いて、表面上で、凹部を形成
する部分に四角形の窓を有する８ｉ０１等の被膜を形成
し、結晶面によってエツチング速度の差の大きいエツチ
ング液を用い、四角形の窓よシ選択的にエツチングして
いる。
凸部わるいは四部を形成する工程がしばしは用いられる
。精密な凹凸を形成するために、（１００）面等を主面
とする半導体結晶基板を用いて、表面上で、凹部を形成
する部分に四角形の窓を有する８ｉ０１等の被膜を形成
し、結晶面によってエツチング速度の差の大きいエツチ
ング液を用い、四角形の窓よシ選択的にエツチングして
いる。
従来の製造方法の欠点は凹部の境界が非常に鋭くなる点
にめる。これはエツチングによシ４方向の（１１１）面
を斜面とする断面台形状に四部が形成され、半導体基板
表面の（１００）面等となす角度が約５４°と急角度で
あり、凹凸部形成以後の製造工程を困難にする。すなわ
ちフォトレジスト工程等において鋭角の角でフォトレジ
スト膜厚がうすくな夛、角をおおうことが困難でめった
。尚以下の説明で（）は特定の面を、（）は等化な全て
の面を、〔〕は特定な軸を、又〈〉は等価な全ての軸を
示すものとする。
にめる。これはエツチングによシ４方向の（１１１）面
を斜面とする断面台形状に四部が形成され、半導体基板
表面の（１００）面等となす角度が約５４°と急角度で
あり、凹凸部形成以後の製造工程を困難にする。すなわ
ちフォトレジスト工程等において鋭角の角でフォトレジ
スト膜厚がうすくな夛、角をおおうことが困難でめった
。尚以下の説明で（）は特定の面を、（）は等化な全て
の面を、〔〕は特定な軸を、又〈〉は等価な全ての軸を
示すものとする。
本発明の目的は半導体基板に精密な断面台形状凹部を形
成するとともに半導体基板表面と凹部とのなす角度をゆ
るやかにすることにめる。
成するとともに半導体基板表面と凹部とのなす角度をゆ
るやかにすることにめる。
本考案は、例えば基板として（１００）面もしくは（５
１１）面またはそれらに近い結晶面を有する半導体基板
を使用し、四角形の窓をもつ被膜を形成し、窓よシ結晶
面によって異方性の強いエツチング液によシ選択的に第
１のエツチングを行ない４方向の（１１１）面を斜面と
する断面台形状の四部を形成する。さらに前記エツチン
グのマスクとした被膜を除去した後再び異方性エツチン
グ液により第２のエツチングすることによシ、凹部周囲
において基板表面となす角度が（１１１）面よシも小さ
い面を形成することに特徴がある。
１１）面またはそれらに近い結晶面を有する半導体基板
を使用し、四角形の窓をもつ被膜を形成し、窓よシ結晶
面によって異方性の強いエツチング液によシ選択的に第
１のエツチングを行ない４方向の（１１１）面を斜面と
する断面台形状の四部を形成する。さらに前記エツチン
グのマスクとした被膜を除去した後再び異方性エツチン
グ液により第２のエツチングすることによシ、凹部周囲
において基板表面となす角度が（１１１）面よシも小さ
い面を形成することに特徴がある。
本発明によれば表面に対し５４．７°の角を有する（１
１１）面を斜面とする四部が周囲において、はぼ３５２
°の角の（２１１）面に近い面に取シ囲こまれ半導体表
面に接続される構造が得られる。これによって以後の７
オトレジストエ程において容易に四部の角をおおうこと
が可能となる。また、以後のスピンオン工程のシリカフ
ィルム塗布及び電極工程における蒸着膜が四部の角にお
いて均一に形成可能となる。
１１）面を斜面とする四部が周囲において、はぼ３５２
°の角の（２１１）面に近い面に取シ囲こまれ半導体表
面に接続される構造が得られる。これによって以後の７
オトレジストエ程において容易に四部の角をおおうこと
が可能となる。また、以後のスピンオン工程のシリカフ
ィルム塗布及び電極工程における蒸着膜が四部の角にお
いて均一に形成可能となる。
次に本発明について図面を参照し゛Ｃ説明する。
第１図〜３図を参照し、本発明の一実施例として直径６
０ｊｌＩφ、厚さ４００μｍのシリコンウェハー１の片
面を鏡面仕上げしたものを基板としてこれにＶ型及び台
形の凹部を形成する場合について説明する。このとき面
方位は（１００）とする。次にこの基板を熱酸化するこ
とにより、２００ＯＡの５ｉ０１被膜２を形成する。更
に通常のフォトレジスト工程によ＃）ｓｉ０２被膜の一
部に窓をあける。
０ｊｌＩφ、厚さ４００μｍのシリコンウェハー１の片
面を鏡面仕上げしたものを基板としてこれにＶ型及び台
形の凹部を形成する場合について説明する。このとき面
方位は（１００）とする。次にこの基板を熱酸化するこ
とにより、２００ＯＡの５ｉ０１被膜２を形成する。更
に通常のフォトレジスト工程によ＃）ｓｉ０２被膜の一
部に窓をあける。
このとき窓は（０１１）方向を一辺にもつ方形である。
次に前記８ｉ０雪被膜をマスクとしてシリコン基板のテ
ーパーエツチングを行なう。エツチングは８５°ＯＫＯ
Ｈ：Ｈ，Ｏ＝１：３のエツチング液中で２０分行ない約
３４μｍの深さの断面台形状及びＶ字形の凹部３形成す
る。
ーパーエツチングを行なう。エツチングは８５°ＯＫＯ
Ｈ：Ｈ，Ｏ＝１：３のエツチング液中で２０分行ない約
３４μｍの深さの断面台形状及びＶ字形の凹部３形成す
る。
次にマスクとして使った５ＩＯ２被膜２をＨＦ水溶液で
除去した後、前記テーパーエッチのエツチング液で３０
秒間第２のエツチングを行なう。これによ）凹部の斜面
１３は基板表面近くでエツチングされゆるやかな斜面６
が形成される。
除去した後、前記テーパーエッチのエツチング液で３０
秒間第２のエツチングを行なう。これによ）凹部の斜面
１３は基板表面近くでエツチングされゆるやかな斜面６
が形成される。
第４図を参照して更に説明すると、上記製造方法により
形成された凹部は凹部底面３が（１００）で、斜面１３
が（１１１）で、斜面６が（２１１）であり、また基板
表面に対して５４．７°の角度をなす斜面１３が表面近
くで約３５．２°の角度の斜面６に変わりゆるやかに穴
部に接続する。この約３５．２゛０川度の澄［而６が四
部斜面にしめる割合は前記第２のエツチング時間を変え
ることによシ任意に得られる。
形成された凹部は凹部底面３が（１００）で、斜面１３
が（１１１）で、斜面６が（２１１）であり、また基板
表面に対して５４．７°の角度をなす斜面１３が表面近
くで約３５．２°の角度の斜面６に変わりゆるやかに穴
部に接続する。この約３５．２゛０川度の澄［而６が四
部斜面にしめる割合は前記第２のエツチング時間を変え
ることによシ任意に得られる。
第５．６図を参照して上記実施例の四部を形成したシリ
コンウェハーを熱酸化により５ｉ０２被膜７を形成し史
に回転塗布法によシフオドレジストを輻布する場合につ
いて本考案の効果を説明する。
コンウェハーを熱酸化により５ｉ０２被膜７を形成し史
に回転塗布法によシフオドレジストを輻布する場合につ
いて本考案の効果を説明する。
フォトレジスト工程は一般に次の選択拡散工程等に先だ
ち８ｉ（Ｊ２被膜７に窓あけをするために行なわれる。
ち８ｉ（Ｊ２被膜７に窓あけをするために行なわれる。
本実施例の第一のテーパーエッチと同様な工程で凹を形
成するが第２のテーパーエッチを行なわない従来のシリ
コン基板ノ・−ス（ｍＴＪ６図）では四部角が鋭いため
回転塗布法でフォトレジスト８′を５ｉＯｚ被膜７′上
に塗布する場合凹部の回転軸から外側の角１０′におい
て７オトレジストフイルム８′が非常に薄くなってしま
う問題がるる。
成するが第２のテーパーエッチを行なわない従来のシリ
コン基板ノ・−ス（ｍＴＪ６図）では四部角が鋭いため
回転塗布法でフォトレジスト８′を５ｉＯｚ被膜７′上
に塗布する場合凹部の回転軸から外側の角１０′におい
て７オトレジストフイルム８′が非常に薄くなってしま
う問題がるる。
本実施例の場合（第５図）この角９は而６によってゆる
やかであるため、フォトレジスト８の被膜が初めて可能
となる。
やかであるため、フォトレジスト８の被膜が初めて可能
となる。
以上本発明によれば、半導体基板表面部に、表面に対し
ゆるやかな角度でまじゎる角を周囲にもつ凹部を精度よ
く得ることができる。
ゆるやかな角度でまじゎる角を周囲にもつ凹部を精度よ
く得ることができる。
なお、上記実施例では、シリコン基板の」場合について
説明したが、本発明は他の半導体材料、例えばＧｅ、Ｇ
ａＡｓ等にも適用できる。
説明したが、本発明は他の半導体材料、例えばＧｅ、Ｇ
ａＡｓ等にも適用できる。
′！２だ、上記実施例では、フォトレジスト工程におけ
る効果について説明したが、回転塗布法でシリカフィル
ムを塗布する場合にも同様な効果が得られる。また、金
属′ｔと極等の凹部の表面となす角における段切れに対
しても有効である。
る効果について説明したが、回転塗布法でシリカフィル
ムを塗布する場合にも同様な効果が得られる。また、金
属′ｔと極等の凹部の表面となす角における段切れに対
しても有効である。
第１〜３図は本考案の一実施例によるシリコンウェハー
の凹部の形成の工程の断面図、第４図は本考某による斜
面の断面図、第５図は実施例の凹部を有するシリコンウ
ェハーに７オトレジストを塗布した場合の断面図、第６
図は従来の製造方法により凹部を形成したシリコンウニ
ノー（フォトレジストを塗布した断面図。 １・・・・・・シリコン、！ｌ！８板、２・・・・・・
Ｓｉ０ｇ被膜、３・・・・・・テーパーエッチされた凹
部、４・・・・・・第２のエツチングされた表面部分、
５・・・・・・第２のエツチングされた凹部底面部分、
６・・・・・・第２のエツチングによ多形成された斜面
、７．７’・・・・・・５ｉ０２被膜、８．８′・・・
・・・フォトレジスト被；模、９・・・・・・角のフォ
トレジスト被Ｍ、ＩＯ’・・・・・・角の７オトレジス
ト被膜、１３・・・・・・第１のエツチングによ多形成
さ手続補正書（方式） ↑、￥許庁長宮 殿 １、１Ｊｔｒ’ｌ−の表示 昭和５８年特 許 願
第６１７３３シ号２、発明の名称 半導体装置の製造
方法３、補正をする者 事件との関係 出 願 人東京都港区芝／
ｉ ｉ’ ＩＩ ３３番１２Ｊ−（４２３） 日本
電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東ｊ；覧都港区芝／ｉ’ｌ’１１３７番８
ＳＪ−佳友′、Ｉｌｉビル５、補正命令の日付 昭和
５８年８月３０日（発送日）願書および明細書 Ｌ 補正の内容 タイプ印書によシ鮮明に記載した＃！ＩＩ書および明細
書を提出致します。なお、内容に変更はおシません。 １３４
の凹部の形成の工程の断面図、第４図は本考某による斜
面の断面図、第５図は実施例の凹部を有するシリコンウ
ェハーに７オトレジストを塗布した場合の断面図、第６
図は従来の製造方法により凹部を形成したシリコンウニ
ノー（フォトレジストを塗布した断面図。 １・・・・・・シリコン、！ｌ！８板、２・・・・・・
Ｓｉ０ｇ被膜、３・・・・・・テーパーエッチされた凹
部、４・・・・・・第２のエツチングされた表面部分、
５・・・・・・第２のエツチングされた凹部底面部分、
６・・・・・・第２のエツチングによ多形成された斜面
、７．７’・・・・・・５ｉ０２被膜、８．８′・・・
・・・フォトレジスト被；模、９・・・・・・角のフォ
トレジスト被Ｍ、ＩＯ’・・・・・・角の７オトレジス
ト被膜、１３・・・・・・第１のエツチングによ多形成
さ手続補正書（方式） ↑、￥許庁長宮 殿 １、１Ｊｔｒ’ｌ−の表示 昭和５８年特 許 願
第６１７３３シ号２、発明の名称 半導体装置の製造
方法３、補正をする者 事件との関係 出 願 人東京都港区芝／
ｉ ｉ’ ＩＩ ３３番１２Ｊ−（４２３） 日本
電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東ｊ；覧都港区芝／ｉ’ｌ’１１３７番８
ＳＪ−佳友′、Ｉｌｉビル５、補正命令の日付 昭和
５８年８月３０日（発送日）願書および明細書 Ｌ 補正の内容 タイプ印書によシ鮮明に記載した＃！ＩＩ書および明細
書を提出致します。なお、内容に変更はおシません。 １３４
Claims (1)
- （１００）面又は（５１１）面を主表面とする半導体基
板上に（Ｏｆ １ ）軸を一辺とする方形ｒ（１１１）
面を斜面とする凹部をエツチングにより形成し、その後
前記主表面全面をエツチング液に浸して前記凹部の前記
基板表面近傍の前記基板となす角をゆるやかにすること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173383A JPS5936931A (ja) | 1983-04-08 | 1983-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173383A JPS5936931A (ja) | 1983-04-08 | 1983-04-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936931A true JPS5936931A (ja) | 1984-02-29 |
Family
ID=13179693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6173383A Pending JPS5936931A (ja) | 1983-04-08 | 1983-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936931A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812199A (en) * | 1987-12-21 | 1989-03-14 | Ford Motor Company | Rectilinearly deflectable element fabricated from a single wafer |
-
1983
- 1983-04-08 JP JP6173383A patent/JPS5936931A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812199A (en) * | 1987-12-21 | 1989-03-14 | Ford Motor Company | Rectilinearly deflectable element fabricated from a single wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| JPH0745510A (ja) | パタン形成方法 | |
| JPS5936931A (ja) | 半導体装置の製造方法 | |
| US5409566A (en) | Slope etching process | |
| US5702867A (en) | Method for forming fine pattern in semiconductor device | |
| JP2506019B2 (ja) | 透過マスクの製造方法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JPH06104171A (ja) | 半導体装置の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH11311579A (ja) | 半導体圧力センサのダイアフラム形成方法 | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| JPH0467333B2 (ja) | ||
| JPS59202648A (ja) | 半導体装置の製造方法 | |
| JPS587056B2 (ja) | 微細加工方法 | |
| JPH0430518A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS6118134A (ja) | エツチング加工方法 | |
| JPS61196541A (ja) | 半導体装置の製造方法 | |
| JPH0212822A (ja) | 完全にまたは部分的に埋められたフィールド酸化物層を有する半導体デバイスの製造方法 | |
| JPS6074630A (ja) | （１００）ＩｎＰ基板ウエハの方位を決定する方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH04119648A (ja) | 半導体装置の製造方法 | |
| JPS6181629A (ja) | ドライエツチング方法 | |
| JP2002329899A (ja) | 圧電薄膜素子およびその製造方法 | |
| JPS61184828A (ja) | 半導体装置の製造方法 |