JPS5935269A - 情報処理装置のシステム制御装置の切り離し方式 - Google Patents
情報処理装置のシステム制御装置の切り離し方式Info
- Publication number
- JPS5935269A JPS5935269A JP57144314A JP14431482A JPS5935269A JP S5935269 A JPS5935269 A JP S5935269A JP 57144314 A JP57144314 A JP 57144314A JP 14431482 A JP14431482 A JP 14431482A JP S5935269 A JPS5935269 A JP S5935269A
- Authority
- JP
- Japan
- Prior art keywords
- system control
- sub
- control device
- priority
- processor group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は情報処理装置のシステム制御装置の切シ離し方
式に関する。
式に関する。
従来、この種のシステム制御装置はエラーを検出したシ
ステム制御装置をシステムから切シ離すものであった。
ステム制御装置をシステムから切シ離すものであった。
従って、システム制御装置において、アクセス要求の遅
延時間を減らすために、システム制御装置に対応するサ
ブプロセッサ群からのアクセス要求の優先度判定手段と
、対応しないサブプロセッサ群からのアクセス要求の優
先度判定手段とを持ってシステム制御装置間の優先度判
定をシステム制御装置内で行える様にしたシステム制御
装置においては、サブプロセッサ群に対応するシステム
制御装置の該サブプロセッサ群の優先度判定手段の結果
と、前記サブプロセッサ群の対応しないシステム制御装
置の該サブプロセッサ群の優先度判定手段の結果との一
致チェックを行い、不一致の場合、不一致全検出したシ
ステム制御装置を単にシステムから切シ離したシ、前記
サブプロセッサ群の優先度判定手段において、エラーを
検出したシステム制御装置を単にｌシステムから切ル離
したシすることは、切シ離す必要のないシステム制御装
置までシステムから切り離されるという欠点があった。
延時間を減らすために、システム制御装置に対応するサ
ブプロセッサ群からのアクセス要求の優先度判定手段と
、対応しないサブプロセッサ群からのアクセス要求の優
先度判定手段とを持ってシステム制御装置間の優先度判
定をシステム制御装置内で行える様にしたシステム制御
装置においては、サブプロセッサ群に対応するシステム
制御装置の該サブプロセッサ群の優先度判定手段の結果
と、前記サブプロセッサ群の対応しないシステム制御装
置の該サブプロセッサ群の優先度判定手段の結果との一
致チェックを行い、不一致の場合、不一致全検出したシ
ステム制御装置を単にシステムから切シ離したシ、前記
サブプロセッサ群の優先度判定手段において、エラーを
検出したシステム制御装置を単にｌシステムから切ル離
したシすることは、切シ離す必要のないシステム制御装
置までシステムから切り離されるという欠点があった。
即ち、システムダウンを増やすという欠点があった。
本発明の目的は、切シ離されたシステム制御装置に対応
するサブプロセッサ群は当然システムから切シ離される
ので、前記サブプロセッサ群の優先度判定手段が、不一
致或はエラー全検出した時、前記サブプロセッサ群に対
応するシステム制０４装置を切ル離ずことによシ上記欠
点を解決し、残シのサブプロセッサ群と、それに対応す
るシステム制御装置を生かすことによフ、システムダウ
ンを減らしたシステム号提供することにある、。
するサブプロセッサ群は当然システムから切シ離される
ので、前記サブプロセッサ群の優先度判定手段が、不一
致或はエラー全検出した時、前記サブプロセッサ群に対
応するシステム制０４装置を切ル離ずことによシ上記欠
点を解決し、残シのサブプロセッサ群と、それに対応す
るシステム制御装置を生かすことによフ、システムダウ
ンを減らしたシステム号提供することにある、。
本第］の発明によると複数のシステム制御装置ヲ有し各
システム制御装置に対応するザブプロセッサ群からのア
クセスを水の優先度判定手段と、対応しないザブプロセ
ッ″！／′群からのアクセス要求の優先度判定手段と、
サブプロセッサ群に対応するシステム制御装置の前記サ
ブプロセッサ群の優先度判定結果と、前記サブプロセッ
サ群に対応しないシステム制御装置の前記サブプロセッ
サ群の優先度判定結果との比較手段と、前記比較手段で
不一致を検出した時、前記サブプロセッサ群に対応する
システム制御装置をシステムから切刃離す手段を有する
ことを特徴とする情報処理装置のシステム制御装置の切
夛離し方式が得られる。
システム制御装置に対応するザブプロセッサ群からのア
クセスを水の優先度判定手段と、対応しないザブプロセ
ッ″！／′群からのアクセス要求の優先度判定手段と、
サブプロセッサ群に対応するシステム制御装置の前記サ
ブプロセッサ群の優先度判定結果と、前記サブプロセッ
サ群に対応しないシステム制御装置の前記サブプロセッ
サ群の優先度判定結果との比較手段と、前記比較手段で
不一致を検出した時、前記サブプロセッサ群に対応する
システム制御装置をシステムから切刃離す手段を有する
ことを特徴とする情報処理装置のシステム制御装置の切
夛離し方式が得られる。
また本第２の発明によると複数のシステム制御装置を有
し各システム制御装置に対応するサブプロセッサ群から
のアクセス要求の優先度判定手段と、対応しないサブプ
ロセッサ群からのアクセス要求の優先度判定手段と、サ
ブプロセッサ群の優先度判定手段のエラー検出手段と、
前記エラー検出手段がエラーを検出した優先度判定手段
にアクセス要求したサブプロセッサ群に対応するシステ
ム制御装置をシステムから切シ離す手段とを含むことを
特徴とする情報処理装置のシステム制御装置の切シ離し
方式が得られる。
し各システム制御装置に対応するサブプロセッサ群から
のアクセス要求の優先度判定手段と、対応しないサブプ
ロセッサ群からのアクセス要求の優先度判定手段と、サ
ブプロセッサ群の優先度判定手段のエラー検出手段と、
前記エラー検出手段がエラーを検出した優先度判定手段
にアクセス要求したサブプロセッサ群に対応するシステ
ム制御装置をシステムから切シ離す手段とを含むことを
特徴とする情報処理装置のシステム制御装置の切シ離し
方式が得られる。
実施例
次に本第１及び第２の発明について図面を参５−
照して詳細に説明する。第１図は本第１および第２の発
明の一実施例を示す回路図である。ごの実施例の装置は
サブプロセッサ群１０Ａ及び１０Ｂと、システム制御装
置２０Ａ及び２０Ｂと、メモリ３０Ａ及び３０Ｂとから
構成され、システム制御装置２０Ａ又は２０Ｂが故障し
たとき、該システム制御装置２０Ａ又は２０Ｂをシステ
ムから切シ離して運転を続行することが可能な様に構成
されている。この時は、当然システム制御装置に対応す
るサブプロセッサ群ｌＯＡ又はＩＯＢもシステムから切
シ離される。
明の一実施例を示す回路図である。ごの実施例の装置は
サブプロセッサ群１０Ａ及び１０Ｂと、システム制御装
置２０Ａ及び２０Ｂと、メモリ３０Ａ及び３０Ｂとから
構成され、システム制御装置２０Ａ又は２０Ｂが故障し
たとき、該システム制御装置２０Ａ又は２０Ｂをシステ
ムから切シ離して運転を続行することが可能な様に構成
されている。この時は、当然システム制御装置に対応す
るサブプロセッサ群ｌＯＡ又はＩＯＢもシステムから切
シ離される。
各サブプロセッサ群には、演算プロセッサや入出カプロ
セッサである２個のサブプロセッサ１１Ａ、１２Ａ及び
ＩＩＢ、１２Ｂが含まれている。前記サブプロセッサＩ
ＩＡ、１２Ａのアクセス要求信号１１Ａ’、１２Ａは対
応するシステム制御装置２ＯＡだけでなく、対応しない
システム制御装［２０Ｂにも送られる。前記サププｏセ
ッサＩＩＢ、１２Ｂの場合も同様である。
セッサである２個のサブプロセッサ１１Ａ、１２Ａ及び
ＩＩＢ、１２Ｂが含まれている。前記サブプロセッサＩ
ＩＡ、１２Ａのアクセス要求信号１１Ａ’、１２Ａは対
応するシステム制御装置２ＯＡだけでなく、対応しない
システム制御装［２０Ｂにも送られる。前記サププｏセ
ッサＩＩＢ、１２Ｂの場合も同様である。
各システム制御装置２ＯＡ及び２０Ｂは、サ ６一
ププロセッサのアクセス要求信号１１Ａ’、 １２Ａ！
及び１１Ｂ’、 １２Ｂ’ｉ予め定められた優先順位に
従がって、前記サブプロセッサ群の優先度判定回路２１
Ａ、２２Ａ及び２１Ｂ、２２Ｂに入力し、その判定結果
信号２１Ａ” 、 ２２Ａ” 及び２１Ｂ ／／。
及び１１Ｂ’、 １２Ｂ’ｉ予め定められた優先順位に
従がって、前記サブプロセッサ群の優先度判定回路２１
Ａ、２２Ａ及び２１Ｂ、２２Ｂに入力し、その判定結果
信号２１Ａ” 、 ２２Ａ” 及び２１Ｂ ／／。
２２Ｂ″ｆｔシステム制御装置間の優先度判定回路２８
Ａ及び２８Ｂに入力し、その結果メモリアクセス要求を
出力したサブプロセッサに、メモ！Ｊ３０Ａ及び３０Ｂ
へのアクセス要求信号２８八′及び２８Ｂ′を許してい
る。
Ａ及び２８Ｂに入力し、その結果メモリアクセス要求を
出力したサブプロセッサに、メモ！Ｊ３０Ａ及び３０Ｂ
へのアクセス要求信号２８八′及び２８Ｂ′を許してい
る。
各サブプロセッサ群の優先度判定回路２１Ａ。
２２Ａ及び２１Ｂ、２２Ｂの判定結果信号２１Ａ”。
２２Ａ“及び２１ Ｂ”、 ２２ Ｂ”は、一致比較回
路２；ａＡ。
路２；ａＡ。
２４Ａ 及び２３Ｂ、２４Ｂに入力されて、システム制
御装置間で一致しているかどうかを比較している。
御装置間で一致しているかどうかを比較している。
サブプロセッサ群の優先度判定回路２１Ａ、２２Ａ及び
２１Ｂ、２２Ｂ訟知のパリティチェック回路を持ち、そ
の結果はパリティエラー信号２１Ａ’。
２１Ｂ、２２Ｂ訟知のパリティチェック回路を持ち、そ
の結果はパリティエラー信号２１Ａ’。
２２Ａ′及び２１Ｂ′、２２Ｂ′として出力される。
一致比較回路２４Ａの出力の不一致信号２４Ａ′とパリ
ティエラー信号２２八′はＯＲ囲路２６Ａｉ経由して、
前記サブプロセッサ群ＪＯＢに対応するシステム制御装
置２０Ｂに送られる。前記のＯＲ回路２６Ａの出力信号
２６八′は、０几回路２５Ｂに不一致信号２４Ｂ′とパ
リティエラー信号２２Ｂ′と共に論理和がとられてエラ
ー７リツプフロツプ２７Ｂｔセツトする。エラー７リツ
プ７０ツブ２７Ｂがセットされると、公知の手段によシ
、システム制御装置２ＯＢはシステムよル切り離される
。
ティエラー信号２２八′はＯＲ囲路２６Ａｉ経由して、
前記サブプロセッサ群ＪＯＢに対応するシステム制御装
置２０Ｂに送られる。前記のＯＲ回路２６Ａの出力信号
２６八′は、０几回路２５Ｂに不一致信号２４Ｂ′とパ
リティエラー信号２２Ｂ′と共に論理和がとられてエラ
ー７リツプフロツプ２７Ｂｔセツトする。エラー７リツ
プ７０ツブ２７Ｂがセットされると、公知の手段によシ
、システム制御装置２ＯＢはシステムよル切り離される
。
上記動作は、システム制御装置２０Ａについても同様で
ある。
ある。
次にその動作を説明する。システム制御装置２０Ａの対
応するサブプロセッサ群はＩＯＡであル、該サブプロセ
ッサ群１０Ａの優先度判定手段は２１Ａである。このた
め該優先度判定手段２１Ａにおいて、パリティエラーを
検出すると、パリティエラー信号２１Ａ′によシ、エラ
ー７リツプ７０ツブ２７Ａ全セツトして、該サブプロセ
ッサに対応するシステム制御装［２ＯＡをシステムから
切り離す、他方のシステム制御装置２０Ｂは運転を続け
る。尚、切シ離した時システム制御装置間の各信号２１
Ａ”、２２Ａ“、２１Ｂ”。
応するサブプロセッサ群はＩＯＡであル、該サブプロセ
ッサ群１０Ａの優先度判定手段は２１Ａである。このた
め該優先度判定手段２１Ａにおいて、パリティエラーを
検出すると、パリティエラー信号２１Ａ′によシ、エラ
ー７リツプ７０ツブ２７Ａ全セツトして、該サブプロセ
ッサに対応するシステム制御装［２ＯＡをシステムから
切り離す、他方のシステム制御装置２０Ｂは運転を続け
る。尚、切シ離した時システム制御装置間の各信号２１
Ａ”、２２Ａ“、２１Ｂ”。
２２Ｂ“、 ２６Ａ’ 、 ２６Ｂ’は、誤動作し々い
様にゲートする必要がおるが、本図では省略している。
様にゲートする必要がおるが、本図では省略している。
前記サブプロセッサ群１０Ａの対応するシステム制御装
［２０Ａの該サブフ頴セッサ群１０人の優先度判定手段
２１Ａの判定結果信号２１ Ａ ／／と、対応しないシ
ステム制御装置１２０Ｂの前記サブプロセッサ群１０Ａ
の優先度判定手段２１Ｂの判定結果信号２１Ｂ”とを一
致比較回路２３Ａで一致チェックし、不一致の場合は、
不一致信号２３Ａ′によシェラ−フリップ７０ツブ２７
Ａｉセツトして、システム制御装置２ＯＡをシステムか
ら切勺離す。
［２０Ａの該サブフ頴セッサ群１０人の優先度判定手段
２１Ａの判定結果信号２１ Ａ ／／と、対応しないシ
ステム制御装置１２０Ｂの前記サブプロセッサ群１０Ａ
の優先度判定手段２１Ｂの判定結果信号２１Ｂ”とを一
致比較回路２３Ａで一致チェックし、不一致の場合は、
不一致信号２３Ａ′によシェラ−フリップ７０ツブ２７
Ａｉセツトして、システム制御装置２ＯＡをシステムか
ら切勺離す。
次に、サブプロセッサ群１０Ｂの対応するシステム制御
装置２０Ｂの該サブプロセッサ群１０Ｂの優先度判定手
段２２Ｂの判定結果信号２２Ｂ／／と、対応しないシス
テム制御装置２ＯＡの優先９一 度判定手段２２Ａの判定結果信号２２Ａ“と金一致比較
回路２４Ａで一致チェックし、不一致の場合は、不一致
信号２４八′により、エラー７リツプフロツプ２７Ｂを
セットして、システム制御装置２０Ｂをシステムから切
シ離す。
装置２０Ｂの該サブプロセッサ群１０Ｂの優先度判定手
段２２Ｂの判定結果信号２２Ｂ／／と、対応しないシス
テム制御装置２ＯＡの優先９一 度判定手段２２Ａの判定結果信号２２Ａ“と金一致比較
回路２４Ａで一致チェックし、不一致の場合は、不一致
信号２４八′により、エラー７リツプフロツプ２７Ｂを
セットして、システム制御装置２０Ｂをシステムから切
シ離す。
前記ザブプロセッサ群１０Ｂに対応しないシステム制御
装置２０Ａの前記サブプロセッサ群１０Ｂの優先度判定
手段２２Ａがパリティエラーの時は、パリティエラー信
号２２八′によシェラ−７リツプ７０ツブ２７Ｂをセッ
トしてシステム制御装置２０Ｂ’ｔ−システムから切り
離す。
装置２０Ａの前記サブプロセッサ群１０Ｂの優先度判定
手段２２Ａがパリティエラーの時は、パリティエラー信
号２２八′によシェラ−７リツプ７０ツブ２７Ｂをセッ
トしてシステム制御装置２０Ｂ’ｔ−システムから切り
離す。
上記動作はシステム制御装置２０ＢＫ関しても同様であ
る。
る。
上記の様に動作する事によシ、不一致の場合に１も、ｒ
はエラー検出の場合にも、サブプロセッサ群に対応する
システム制御装置かシステムから切シ離される。
はエラー検出の場合にも、サブプロセッサ群に対応する
システム制御装置かシステムから切シ離される。
溌明の効剰
本発明は以上説明した様に、切シ離す必要のないシステ
ム制御装置をシステムから切シ離す１０− ことがなくなるという効果がある。
ム制御装置をシステムから切シ離す１０− ことがなくなるという効果がある。
第１図は木簡１及び第２の発明の一実施例を示すブロッ
ク図である。 １１Ａ、１２Ａ、１１Ｂ、１２Ｂ・・・・・・サブプロ
セッサ、ＩＯＡ、ＩＯＢ・°・・°°サブプロセッサ群
、２１Ａ、２２Ａ、２１Ｂ、２２Ｂ・・・・・・サブプ
ルセッサ群の優先度判定回路、２８Ａ、２８Ｂ・・・・
・・システム制御装置間の優先度判定回路、 ２３Ａ
、２４Ａ。 ２３Ｂ、２４Ｂ・・自・・一致比較回路、２５Ａ・ ２
６Ａ、２５Ｂ、２６Ｂ・・・・・・０Ｂ回路、２７Ａ、
２７Ｂ・・・・・・エラー７リツプフロツプ、２ＯＡ、
２０Ｂ・・・・・・システム制御装置、３０Ａ、３０Ｂ
・・・・・・メモリ、ＩＩＡ／、１２Ａ’ ＩＩＢ’、
１２Ｂ／・・・・・・アクセス要求信号、 ２１Ａ’
、 ２２Ａ’ 、 ２１Ｂ’ 、 ２２Ｂ’・・・・・
・パリティエラー信号、２１Ａ“、２２Ａ“、２１Ｂ”
、２２Ｂ”°。 ・・・優先度判定回路の判定結果信号、２３Ａ’ 、
２４１λ′２３Ｂ’ 、 ２４Ｂ’ ・・・・・・不
一致信号、２６Ａ’、２６Ｂ’・・・・・・０Ｂ回路の
出力信号、２８Ａ’ 、 ２８Ｂ’・・・・・・メモリ
アクセス要求信号。 代理人 弁理士 内 原 晋
ク図である。 １１Ａ、１２Ａ、１１Ｂ、１２Ｂ・・・・・・サブプロ
セッサ、ＩＯＡ、ＩＯＢ・°・・°°サブプロセッサ群
、２１Ａ、２２Ａ、２１Ｂ、２２Ｂ・・・・・・サブプ
ルセッサ群の優先度判定回路、２８Ａ、２８Ｂ・・・・
・・システム制御装置間の優先度判定回路、 ２３Ａ
、２４Ａ。 ２３Ｂ、２４Ｂ・・自・・一致比較回路、２５Ａ・ ２
６Ａ、２５Ｂ、２６Ｂ・・・・・・０Ｂ回路、２７Ａ、
２７Ｂ・・・・・・エラー７リツプフロツプ、２ＯＡ、
２０Ｂ・・・・・・システム制御装置、３０Ａ、３０Ｂ
・・・・・・メモリ、ＩＩＡ／、１２Ａ’ ＩＩＢ’、
１２Ｂ／・・・・・・アクセス要求信号、 ２１Ａ’
、 ２２Ａ’ 、 ２１Ｂ’ 、 ２２Ｂ’・・・・・
・パリティエラー信号、２１Ａ“、２２Ａ“、２１Ｂ”
、２２Ｂ”°。 ・・・優先度判定回路の判定結果信号、２３Ａ’ 、
２４１λ′２３Ｂ’ 、 ２４Ｂ’ ・・・・・・不
一致信号、２６Ａ’、２６Ｂ’・・・・・・０Ｂ回路の
出力信号、２８Ａ’ 、 ２８Ｂ’・・・・・・メモリ
アクセス要求信号。 代理人 弁理士 内 原 晋
Claims (2)
- （１）複数のシステム制御装置を有し各システム制御装
置に対応するサブプロセッサ群からのアクセス要求の優
先度判定手段と、対応しないサブプロセッサ群からのア
クセス要求の優先度判定手段と、サブプロセッサ群に対
応するシステム制御装置の前記サブプロセッサ群の優先
度判定結果と、前記サブプロセッサ群に対応しないシス
テム制御装置の前記サブプロセッサ群の優先度判定結果
との比較手段と、前記比較手段で不一致を検出した時、
前記サブプロセッサ群に対応するシステム制御装置をシ
ステムから切シ離す手段を有することを特徴とする情報
処理装置のシステム制御装置の切シ離し方式。 - （２）複数のシステム制御装置を有し各システム制御装
置に対応するサブプロセッサ群がらのアクセス要求の優
先度判定手段と、対応しないサブプロセッサ群からのア
クセス要求の優先度判定手段と、サブプロセッサ群の優
先度判定手段のエラー検出手段と、前記エラー検出手段
がエラーを検出した優先度判定手段にアクセス要求した
サブプロセッサ群に対応するシステム制御装置をシステ
ムから切シ離す手段とを含むことを特徴とする情報処理
装置のシステム制御装置の切シ離し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144314A JPS5935269A (ja) | 1982-08-20 | 1982-08-20 | 情報処理装置のシステム制御装置の切り離し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144314A JPS5935269A (ja) | 1982-08-20 | 1982-08-20 | 情報処理装置のシステム制御装置の切り離し方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935269A true JPS5935269A (ja) | 1984-02-25 |
| JPS6341104B2 JPS6341104B2 (ja) | 1988-08-15 |
Family
ID=15359202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144314A Granted JPS5935269A (ja) | 1982-08-20 | 1982-08-20 | 情報処理装置のシステム制御装置の切り離し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03186559A (ja) * | 1989-12-15 | 1991-08-14 | Canon Inc | シート搬送装置 |
-
1982
- 1982-08-20 JP JP57144314A patent/JPS5935269A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03186559A (ja) * | 1989-12-15 | 1991-08-14 | Canon Inc | シート搬送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6341104B2 (ja) | 1988-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113522A (en) | Data processing system with system resource management for itself and for an associated alien processor | |
| US4785453A (en) | High level self-checking intelligent I/O controller | |
| US5701502A (en) | Isolating a central processing unit from the operating system controlling said unit and its associated hardware for interaction of the unit with data handling apparatus alien to the operating system | |
| US5363497A (en) | System for removing section of memory from first system and allocating to second system in a manner indiscernable to both operating systems | |
| US7797292B2 (en) | Apparatus, system, and method for an alternate lock facility connection path | |
| US20060150005A1 (en) | Fault tolerant computer system and interrupt control method for the same | |
| KR20040007322A (ko) | 폴트 톨러런트 컴퓨터 시스템, 그 재동기화 방법, 및 그 재동기화 프로그램을 갖는 컴퓨터 판독가능 저장매체 | |
| JP2002514814A (ja) | 複数のシステム・プロセッサ間での切換方法 | |
| KR900018829A (ko) | 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구 | |
| JPS5935269A (ja) | 情報処理装置のシステム制御装置の切り離し方式 | |
| JPS6112580B2 (ja) | ||
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPS5870495A (ja) | 多重化記憶装置の制御装置 | |
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH05143379A (ja) | プログラム監視装置 | |
| JPH01288945A (ja) | エラー回復制御装置 | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| JPS5852263B2 (ja) | プロセッサバス接続方式 | |
| JPH04141743A (ja) | プロセッサ障害検出方式 | |
| JPS60120463A (ja) | マルチプロセツサシステム |