JPS5935221A - Discrimination system for different kind of board of computer system - Google Patents
Discrimination system for different kind of board of computer systemInfo
- Publication number
- JPS5935221A JPS5935221A JP57145908A JP14590882A JPS5935221A JP S5935221 A JPS5935221 A JP S5935221A JP 57145908 A JP57145908 A JP 57145908A JP 14590882 A JP14590882 A JP 14590882A JP S5935221 A JPS5935221 A JP S5935221A
- Authority
- JP
- Japan
- Prior art keywords
- board
- block
- common
- output
- valid signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、コンピュータを構成するボードペースで、例
えばパリティチェック回路、パリテイジェネレイト回路
等の共通機能ブロックを有する中央処理装置ボード（匂
下、ＣＰＵボードと称す）、入出力ボード（均下、んボ
ードと称す）及びメモリボードの他に、上記共通機能ブ
ロックを有しＩ 。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a central processing unit board (referred to as a CPU board) having common functional blocks such as a parity check circuit and a parity generation circuit, and an input board that constitutes a computer. In addition to the output board (referred to as the output board) and the memory board, it has the above-mentioned common functional blocks.
ない異種のるホード、またはメモリボードが混在してい
るコンピュータシステムにおいて、システム個有の機能
を損わない様にするだめの異種判別方式に関するもので
ある。The present invention relates to a method for discriminating different types in a computer system in which different types of boards or memory boards coexist so as not to impair the unique functions of the system.
従来のこの種コンピュータシステムの構成をプリント板
ベースに展開したものを第１図に示す。FIG. 1 shows the configuration of a conventional computer system of this type developed on a printed circuit board.
パリティチェック回路、バリテイジエネレイト回路叫の
共通機能ブロック（５）を保有しており、これＩ
を保有しない異種の／ ボード（３）が混在してコンピ
ユータシステムを構成している。It has a common functional block (5) such as a parity check circuit and a validity generate circuit, and a computer system is configured by a mixture of different types of boards (3) that do not have this I.
上記第１図構成において、共通機能ブロック（５）はシ
ステムバス（４）によって接続されたＣＰＵボー■
（２）とデータ転送される時には、肩ボード（２）内に
は共通機能ブロック（５）があるため、ＣＰＵボード■
（１）ト／ボード（２）にそれぞれ内蔵された共通機能
ブロック（５）がいずれも有効に働き信頼性の高い転送
が行われる。すなわち、ＣＰＵボード（１）がし。In the configuration shown in FIG. 1 above, when data is transferred between the common function block (5) and the CPU board (2) connected by the system bus (4), the common function block (5) is stored in the shoulder board (2). Therefore, the common function blocks (5) built into each of the CPU boards (1) and (2) work effectively to perform highly reliable transfer. In other words, the CPU board (1) is removed.
ボード（２）からデータを読み出す場合、上記ＣＰＵボ
ード（１）内の共通機能ブロック（５）が該データアド
レスにパリティ信号を付加するようになされ、同で該ア
ドレスのデータを上記ＣＰＵポート責１）に返送するよ
うになされている。When reading data from the board (2), the common function block (5) in the CPU board (1) adds a parity signal to the data address, and at the same time, the data at the address is sent to the CPU port 1. ).
しかしながら上記構成のコンピュータシステムにおいて
、ＣＰＵボード（１）か異種の昂ボード（３）とデータ
転送する時には、異種ｋ ボード（３）の内部には共通
機能ブロック（５）が含まれていないため、ＣＰＵボー
ド（１）は共通機能ブロック（５）の機能を使用できな
くなり、ＣＰＵボード（１）からんボード（２）、 （
３１へアクセスするのは任官であるため、結果としては
システムにおいて大多数を占める共通機能ブロック（５
）を含んだボードとアクセスする時にも該共通機能ブロ
ック（５）のＦＭ能を使用しないでデータ転送しなけれ
ばならなくなって、本来有している機能を使用しないで
データ転送を行うことになる。したがって、このような
場合異種ボードが１枚でも混在するとシステム的に非常
に不合理なものとなっていた。そこで本発明は、上記の
よう々従来のものの間頭点を解消するためになるためた
けメモリボードにアクセスする際該ボードが共通機能ブ
ロックをもっているか否かを判別することができるよう
にすることによって、該共通機能ブロックを使用してデ
ータ転送可能で、本来の機能を充分に活用できる様にし
た異種ボード判別方式を提供することを目的としている
。However, in the computer system with the above configuration, when data is transferred between the CPU board (1) and the different K-board (3), the common function block (5) is not included inside the different K-board (3). The CPU board (1) can no longer use the functions of the common function block (5), and the CPU board (1), the empty board (2), (
31 is accessed by commissioned officers, and as a result, common functional blocks (5
), data must be transferred without using the FM function of the common function block (5), resulting in data transfer without using the original function. . Therefore, in such a case, if even one different type of board is mixed, the system becomes extremely unreasonable. SUMMARY OF THE INVENTION Therefore, in order to solve the problems of the conventional methods as described above, the present invention provides a method for determining whether or not a memory board has a common functional block when accessing a memory board. It is an object of the present invention to provide a method for discriminating different types of boards, which enables data transfer using the common functional block and fully utilizes the original functions.
Ｎ下、本発明の一実施例を第１図と同一部分は同一符号
を附して示す第２図について説明すると、（イ）には従
来と同様な共通機能ブロック（５）が内蔵されると共に
、図示ＣＰＵボード００とデータ転送する際、上記共通
機能ブロック（５）が有効である旨の信号を送出する機
昨有効信号出カブロック（６）が内蔵されている。Below, we will explain an embodiment of the present invention with reference to FIG. 2, in which the same parts as in FIG. 1 are given the same reference numerals. Additionally, a machine valid signal output block (6) is built in to send out a signal indicating that the common function block (5) is valid when data is transferred to the illustrated CPU board 00.
一方、ＣＰＵボード１′１ｖには従来と同様に共通機ン
（７）を介して入力することによシこのシステムにおけ
る共通機能ブロック（５）を使用してデータ転送が可能
か否かを判別する判別回路（８）が内蔵されている。On the other hand, by inputting data to the CPU board 1'1v via the common function block (7) as in the past, it is determined whether or not data transfer is possible using the common function block (5) in this system. A discriminating circuit (8) is built-in.
従って、第２図構成において、ＣＰＵボードαＧが７昇
、ボード叱（１）とデータ転送する際には共通［１”ブ
ロック（５）を使用することができる。すなわ５ −
ち、シ ボード翰、田内には共通機能ブロック（５）が
内蔵され、また機能有効信号出方ブロック（６）から共
通機能ブロック（５）の有効信号が出力されてくるため
、ＣＰＵボード（１υは内蔵する判別回路（８）によっ
て有効と判定することができ、この判定にができる。な
お、データ書込みに対しては無意味なものとなる。Therefore, in the configuration shown in Figure 2, when the CPU board αG is set to 7, the common [1" block (5) can be used when transferring data with the board (1). That is, 5 - that is, the board (1) The common function block (5) is built into Kan and Tauchi, and the valid signal of the common function block (5) is output from the function valid signal output block (6). It can be determined that it is valid by the circuit (8), and this determination can be made.Note that it is meaningless for data writing.
他方、ＣＰＵボード００が共通機能ブロック（５）を■
有しない異種ろボード（３）をアクセスする時には、異
種末。′−ド（３）０内“には機能有０１号出”ブロッ
ク（６）が内蔵されていなく、有効信号ライン（７）は
有意にはならない。このためＣＰＵボード（１０内の判
定回路（８）はこのアクセスでは共通機能ブロック（５
）は使用しないと判断してアクセスを終了する。On the other hand, when the CPU board 00 accesses a heterogeneous board (3) that does not have the common function block (5), it accesses the heterogeneous board (3). The block (6) with function No. 01 output is not included in the code (3) 0, and the valid signal line (7) does not become significant. Therefore, the determination circuit (8) in the CPU board (10) is the common function block (5) in this access.
) is determined not to be used and access is terminated.
従って共通機能ブロックを有する大多数のン。Therefore, the majority of units have common functional blocks.
ボード翰、川とアクセスするときはこの機能が生かされ
、異種のボード（３）とアクセスする時にのみこの機能
を使用しないという結果になシ、異種ボードが混在して
もシステムの本来の機能を損うこ６ −
となく使用できる。This function is utilized when accessing boards and rivers, and is not used only when accessing different types of boards (3), so even if different types of boards are mixed, the original function of the system can be maintained. Loss 6 - It can be used in many ways.
なお、上記実施例ではＣＰＵボード００との間のアクセ
スヲシ。ボード翰の場合についてのみ説明したが、共通
機能ブロック（５）及び機能有効信号出力ブロック（６
）を内蔵するメモリボードであっても同様な効果を奏す
るのは勿論である。Note that in the above embodiment, there is no access to the CPU board 00. Although we have only explained the case of the board, the common function block (5) and the function valid signal output block (6)
) It goes without saying that the same effect can be achieved even with a memory board that has a built-in memory board.
Ｎ上の様に、本発明によれば、パリティチェック回路、
パリテイジエネレイト回路等の共通機能ブロックを有す
るボードと異種ボードとを判別用ラインによってモニタ
ーするので、異種ボードが混在しても本来の機能を損う
ことなくデータ転送が行い得るという効果を奏する。As above, according to the present invention, a parity check circuit,
Since the discrimination line monitors boards that have a common functional block such as a parity generate circuit and different types of boards, data transfer can be performed without impairing the original function even if different types of boards coexist. .
第１図は従来のコンピュータシステム構成を示すブロッ
ク図、第２図は本発明の一実施例によるシステム構成を
示すブロック図である。
■
（１）、ＱＯ： ＣＰ Ｕボード、（２）、翰： １０
ボード、■
（３）：異種、。ボード、（４）ニジステムバス、（５
）：共通機能ブロック、（６）：機能有効信号出力ブロ
ック、（７）：有効信号ライン、（８）二判別回路。
なお、図中、同一符号は同−又は相当部分を系−す。
代理人 葛 野 信 −
第１図
第２図FIG. 1 is a block diagram showing a conventional computer system configuration, and FIG. 2 is a block diagram showing a system configuration according to an embodiment of the present invention. ■ (1), QO: CPU board, (2), wire: 10
Board, ■ (3): Heterogeneous. board, (4) rainbow stem bath, (5
): Common function block, (6): Function valid signal output block, (7): Valid signal line, (8) Two discrimination circuits. In the figures, the same reference numerals refer to the same or corresponding parts. Agent Shin Kuzuno - Figure 1 Figure 2
Claims (1)
ック回路、バリテイジエネレイト回路等の共通機能ブロ
ックを有する中央処理装置ボードと、同じく該共通機能
ブロックを有する入出力ボード及びメモリボードとを備
えると共に、該入出力ボード及びメモリーボードと同一
ボードサイズで上記共通機能ブロックを有しない異種の
入出力ボードまたはメモリボードが混在して成るコンピ
ュータシステムにおいて、上記共通機能ブロックを有す
る入出力ボード及びメモリボードに、それぞれ機ｎ戸有
効信号出カブロックを設けると共に、上記中央処理装置
ボードに、該機能有効信号出力ブロックによって送出さ
れる有効信号を有効信号ラインを介して入力して上記共
通機能ブロックを使用してデータ転送が可能か否かを判
別する判別呻］路を内蔵させて、上記共通機能ブロック
を保有しない異種ボードを判別することを特徴とするコ
ンピュータシステムにおける異種ボード判別方式。A board that constitutes a computer includes a central processing unit board that has common functional blocks such as a parity check circuit and a validity generator circuit, and an input/output board and a memory board that also have the common functional blocks. In a computer system consisting of a mixture of different types of input/output boards or memory boards that have the same board size as the output board and the memory board but do not have the above common function block, each of the input/output board and the memory board that has the above common function block has a machine n. A door valid signal output block is provided, and the valid signal sent out by the function valid signal output block is input to the central processing unit board via a valid signal line, and data transfer is performed using the common function block. 1. A dissimilar board discrimination method in a computer system, characterized in that a dissimilar board discriminating method for discriminating a dissimilar board that does not have the above-mentioned common functional block is incorporated therein.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145908A JPS5935221A (en) | 1982-08-21 | 1982-08-21 | Discrimination system for different kind of board of computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145908A JPS5935221A (en) | 1982-08-21 | 1982-08-21 | Discrimination system for different kind of board of computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935221A true JPS5935221A (en) | 1984-02-25 |
| JPS6160465B2 JPS6160465B2 (en) | 1986-12-20 |
Family
ID=15395843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145908A Granted JPS5935221A (en) | 1982-08-21 | 1982-08-21 | Discrimination system for different kind of board of computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935221A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116316A (en) * | 1984-06-29 | 1986-01-24 | Fuji Facom Corp | Setting circuit of printed board |
| US4884370A (en) * | 1988-05-18 | 1989-12-05 | Toyoda Gosei Co., Ltd. | Weather strip for use in automobile |
-
1982
- 1982-08-21 JP JP57145908A patent/JPS5935221A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116316A (en) * | 1984-06-29 | 1986-01-24 | Fuji Facom Corp | Setting circuit of printed board |
| US4884370A (en) * | 1988-05-18 | 1989-12-05 | Toyoda Gosei Co., Ltd. | Weather strip for use in automobile |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6160465B2 (en) | 1986-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1161962A (en) | Dual port exchange memory between multiple microprocessors | |
| KR100239814B1 (en) | Method and system for supporting peripheral component interconnect (pci) peer-to-peer access across multiple pci host/bridges inside data processing system | |
| CA1129110A (en) | Apparatus and method for providing byte and word compatible information transfers | |
| GB1572426A (en) | Microcomputer systems including a memory | |
| JPH0250499B2 (en) | ||
| JPS5935221A (en) | Discrimination system for different kind of board of computer system | |
| EP0142819B1 (en) | Access control system for storage having hardware area and software area | |
| EP0337537A1 (en) | Computer system comprising a main bus and an additional communication line directly connected between processor and main memory | |
| JPS61165170A (en) | Bus controlling system | |
| WO2000017756A1 (en) | Signal processor | |
| JP2706082B2 (en) | Address bus control method | |
| JPS588338A (en) | Bus controlling circuit in memory system | |
| JPS633350A (en) | Semiconductor memory device | |
| JPH03127126A (en) | Information processor | |
| Amidei et al. | Cad based standard ecl FASTBUS interface | |
| JPS6027058B2 (en) | Interrupt control circuit | |
| JPS60175173A (en) | Information processing system | |
| JPS62151970A (en) | Lock byte access system | |
| JPH0221620B2 (en) | ||
| JPH0619801A (en) | Information processor | |
| JPS5960791A (en) | Bank switching system of bubble memory | |
| JPS58159283A (en) | Address converting device | |
| JPH04170661A (en) | Microprocessor system | |
| Hitchcock | IEE P896 Futurebus Colloquium: 31 January 1986, London, UK | |
| JPS56135265A (en) | Mutual interruption system between computer by common-use memory system |