JPS5933268B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5933268B2 JPS5933268B2 JP2285179A JP2285179A JPS5933268B2 JP S5933268 B2 JPS5933268 B2 JP S5933268B2 JP 2285179 A JP2285179 A JP 2285179A JP 2285179 A JP2285179 A JP 2285179A JP S5933268 B2 JPS5933268 B2 JP S5933268B2
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- layer
- electrode
- oxide film
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はＰＮ接合の終端を絶縁膜およびリンガラス層で
被覆保護するとともに、アルミニウム電、“極を有する
半導体装置の改良に関するものである。
被覆保護するとともに、アルミニウム電、“極を有する
半導体装置の改良に関するものである。
プレナ型の半導体装置において、ＰＮ接合の終端を熱酸
化膜で被覆保護することは公知であるが、熱酸化膜はＮ
ａ＋イオン等を含みやすいために、半導体装置の逆方向
特性が劣化ないし変動しや丁 。い。このため、熱酸化
膜上にリンガラス（ｐＳＧ）層を形成して、熱酸化膜中
のＮａ＋イオン等をゲツタリング丁ることが行なわれて
いる。例えば、第１図はプレナ型のＮＰＮトランジスタ
の縦断面図で、１はＮ＋型領域、２はＮ−型コレクタ領
域、３はＮ−型コレクタ領域２内に選択拡散によつて形
成されたＰ型ベース領域、４はＰ型ベース領域３内に選
択拡散によつて形成されたＮ型エミッタ領域、５および
６はそれぞれＮ−型コレクタ領域２とＰ型ベース領域３
間およびＰ型ベース領域３とＮ型エミッタ領域４間のＰ
Ｎ接合、７はＰＮ接合５、６の終端を被覆保護している
絶縁膜の一例としての熱酸化膜、８は熱酸化膜Ｔの上に
形成されたリンガラス層、９および１０はそれぞれ熱酸
化膜Ｔおよびリンガラス層８に形成した窓孔から露出す
るベース領域３およびエミッタ領域４にはオーミック接
触するアルミニウムのベース電極およびエミッタ電極、
１１はＮ＋型領域１にオーミック接触するニッケル層、
１２はニッケル層１１上に形成された金属で、ニッケル
層１１および金属１２がコレクタ電極となつている。
化膜で被覆保護することは公知であるが、熱酸化膜はＮ
ａ＋イオン等を含みやすいために、半導体装置の逆方向
特性が劣化ないし変動しや丁 。い。このため、熱酸化
膜上にリンガラス（ｐＳＧ）層を形成して、熱酸化膜中
のＮａ＋イオン等をゲツタリング丁ることが行なわれて
いる。例えば、第１図はプレナ型のＮＰＮトランジスタ
の縦断面図で、１はＮ＋型領域、２はＮ−型コレクタ領
域、３はＮ−型コレクタ領域２内に選択拡散によつて形
成されたＰ型ベース領域、４はＰ型ベース領域３内に選
択拡散によつて形成されたＮ型エミッタ領域、５および
６はそれぞれＮ−型コレクタ領域２とＰ型ベース領域３
間およびＰ型ベース領域３とＮ型エミッタ領域４間のＰ
Ｎ接合、７はＰＮ接合５、６の終端を被覆保護している
絶縁膜の一例としての熱酸化膜、８は熱酸化膜Ｔの上に
形成されたリンガラス層、９および１０はそれぞれ熱酸
化膜Ｔおよびリンガラス層８に形成した窓孔から露出す
るベース領域３およびエミッタ領域４にはオーミック接
触するアルミニウムのベース電極およびエミッタ電極、
１１はＮ＋型領域１にオーミック接触するニッケル層、
１２はニッケル層１１上に形成された金属で、ニッケル
層１１および金属１２がコレクタ電極となつている。
従来この種トランジスタは、次のようにして製造してい
る。まず、第２図に示すように、ＰＮ接合５、６の終端
を被覆保護する熱酸化膜□およびリンガラス層８に周知
のフォトエッチングでコンタクト用窓孔を形成したのち
、全面にアルミニウム蒸着層１３を形成する。次に、第
３図に示すように、周知のフォトエッチングでアルミニ
ウム蒸着層１３の不要部分を除去して、所定パターンの
ベース電極９およびエミッタ電極１０を形成し、４００
〜５０００Ｃでジッタ処理を施す。さらに第４図に示す
ように、Ｎ＋型領域１にニッケル層１１および金層１２
を積層形成し、最後に図示一点鎖線位置から切断分離す
るペレツタイズ工程を経て製造されている。こゝで、リ
ンガラス層８にベース電極９およびエミッタ電極１０が
一部積層された状態で、前述のとおり４００〜５００℃
程度で加熱されると、アルミニウムがリンガラス層８に
シンメ丁ることにより、耐電圧劣化を生じやすかつた。
この理由は明確ではないが、加熱処理によつてアルミニ
ウムがリンガラス層８と反応して水素を発生し、この水
素がリンガラス層８や熱酸化膜７を通してシリコン表面
に拡散して、シリコンの表面電荷密度Ｑｓｓの変動が生
じ、表面空乏層の広がりに影響を与えるためと考えられ
る。それゆえ、本発明の主たる目的はこのような悪影響
のない半導体装置を提供することにある。本発明は要約
すると、アルミニウム電極をリンガラス層から離隔して
形成したことを特徴とする。本発明の上述の目的および
その他の目的と特徴は、図面を参照して行なう以下の詳
細な説明から一層明らかとなろう。第５図は本発明を実
施したプレナ型トランジスタの縦断面図を示す。
る。まず、第２図に示すように、ＰＮ接合５、６の終端
を被覆保護する熱酸化膜□およびリンガラス層８に周知
のフォトエッチングでコンタクト用窓孔を形成したのち
、全面にアルミニウム蒸着層１３を形成する。次に、第
３図に示すように、周知のフォトエッチングでアルミニ
ウム蒸着層１３の不要部分を除去して、所定パターンの
ベース電極９およびエミッタ電極１０を形成し、４００
〜５０００Ｃでジッタ処理を施す。さらに第４図に示す
ように、Ｎ＋型領域１にニッケル層１１および金層１２
を積層形成し、最後に図示一点鎖線位置から切断分離す
るペレツタイズ工程を経て製造されている。こゝで、リ
ンガラス層８にベース電極９およびエミッタ電極１０が
一部積層された状態で、前述のとおり４００〜５００℃
程度で加熱されると、アルミニウムがリンガラス層８に
シンメ丁ることにより、耐電圧劣化を生じやすかつた。
この理由は明確ではないが、加熱処理によつてアルミニ
ウムがリンガラス層８と反応して水素を発生し、この水
素がリンガラス層８や熱酸化膜７を通してシリコン表面
に拡散して、シリコンの表面電荷密度Ｑｓｓの変動が生
じ、表面空乏層の広がりに影響を与えるためと考えられ
る。それゆえ、本発明の主たる目的はこのような悪影響
のない半導体装置を提供することにある。本発明は要約
すると、アルミニウム電極をリンガラス層から離隔して
形成したことを特徴とする。本発明の上述の目的および
その他の目的と特徴は、図面を参照して行なう以下の詳
細な説明から一層明らかとなろう。第５図は本発明を実
施したプレナ型トランジスタの縦断面図を示す。
図において、大部分は第１図と同様であるため、第１図
と同一部分ないし対応部分には同一参照符号を付し、そ
の説明を省略する。第１図と異なる点は、ベース電極９
およびエミツタ電極１０が、熱酸化膜７およびリンガラ
ス層８からそれぞれ離隔して形成されていることである
。次に、第５図のトランジスタの製造方法について説明
する。
と同一部分ないし対応部分には同一参照符号を付し、そ
の説明を省略する。第１図と異なる点は、ベース電極９
およびエミツタ電極１０が、熱酸化膜７およびリンガラ
ス層８からそれぞれ離隔して形成されていることである
。次に、第５図のトランジスタの製造方法について説明
する。
まず、第６図に示すように、ＰＮ接合５，６の終端を被
覆保護している熱酸化膜７およびリンガラス層８に、周
知のフオトエツチングによりコンタクト用窓孔を形成し
、全面にアルミニウム蒸着層１３を形成する。こののち
、第７図に示すように、周知のフオトエツチングを行な
つて、ベース電極９およびエミツタ電極１０を、リンガ
ラス層８から少なくとも５μ以上離隔して形成し、次い
で、４００〜５００℃程度で加熱してジッタ処理を施す
。さらに第８図に示すように、Ｎ＋型領域１にニツケル
層１１および金層１２を積層形成したのち、図示一点鎖
線位置から切断分離すると、第５図に示すようなトラン
ジスタが得られる。なお、上記実施例はアルミニウム蒸
着層１３を全面に形成したのち、フオトエツチングによ
つてベース電極９およびエミツタ電極１０を形成する電
極ＰＲを実施する場合について説明したが、例えばマス
クを用いて第７図に示すようにベース電極９およびエミ
ツタ電極１０を蒸着形成するようにしてもよい。
覆保護している熱酸化膜７およびリンガラス層８に、周
知のフオトエツチングによりコンタクト用窓孔を形成し
、全面にアルミニウム蒸着層１３を形成する。こののち
、第７図に示すように、周知のフオトエツチングを行な
つて、ベース電極９およびエミツタ電極１０を、リンガ
ラス層８から少なくとも５μ以上離隔して形成し、次い
で、４００〜５００℃程度で加熱してジッタ処理を施す
。さらに第８図に示すように、Ｎ＋型領域１にニツケル
層１１および金層１２を積層形成したのち、図示一点鎖
線位置から切断分離すると、第５図に示すようなトラン
ジスタが得られる。なお、上記実施例はアルミニウム蒸
着層１３を全面に形成したのち、フオトエツチングによ
つてベース電極９およびエミツタ電極１０を形成する電
極ＰＲを実施する場合について説明したが、例えばマス
クを用いて第７図に示すようにベース電極９およびエミ
ツタ電極１０を蒸着形成するようにしてもよい。
また、上記実施例はプレナ型トランジスタについて説明
したが、メサ型トランジスタや他のダイオード、サイリ
スタ、集積回路等にも適用できる。
したが、メサ型トランジスタや他のダイオード、サイリ
スタ、集積回路等にも適用できる。
さらに絶縁膜７は熱酸化膜のみならず低温気相成長によ
る酸化膜（ＣＶＤ）や窒化膜等であつてもよい。本発明
は以上のように、アルミニウム電極をリンガラス層から
離隔して形成したから、リンガラス層に対するアルミニ
ウム電極の悪影響が防止されて、信頼性の高い半導体装
置が得られるという効果を奏する。
る酸化膜（ＣＶＤ）や窒化膜等であつてもよい。本発明
は以上のように、アルミニウム電極をリンガラス層から
離隔して形成したから、リンガラス層に対するアルミニ
ウム電極の悪影響が防止されて、信頼性の高い半導体装
置が得られるという効果を奏する。
第１図は本発明の前提となるプレナ型トランジスタの縦
断面図、第２図ないし第４図は第１図のトランジスタの
製造方法を説明するための各工程における半導体ウエー
ハの縦断面図、第５図は本発明の一実施例のプレナ型ト
ランジスタの縦断面図、第６図ないし第８図は本発明の
トランジスタの製造方法例を説明するための各工程にお
ける半導体ウエーハの縦断面図である。 ５，６・・・・・・ＰＮ接合、７・・・・・・絶縁膜（
熱酸化膜）、計・・・・・リンガラス層、９・・・・・
・ベース電極、１０・・・エミツタ電極、１３・・・・
・・アルミニウム蒸着層。
断面図、第２図ないし第４図は第１図のトランジスタの
製造方法を説明するための各工程における半導体ウエー
ハの縦断面図、第５図は本発明の一実施例のプレナ型ト
ランジスタの縦断面図、第６図ないし第８図は本発明の
トランジスタの製造方法例を説明するための各工程にお
ける半導体ウエーハの縦断面図である。 ５，６・・・・・・ＰＮ接合、７・・・・・・絶縁膜（
熱酸化膜）、計・・・・・リンガラス層、９・・・・・
・ベース電極、１０・・・エミツタ電極、１３・・・・
・・アルミニウム蒸着層。
Claims (1)
- １ ＰＮ接合の終端を絶縁膜およびリンガラス層で被覆
保護するとともに、絶縁膜およびリンガラス層に形成し
た窓孔から露出する半導体表面にアルミニウム電極を形
成した半導体装置において、前記アルミニウム電極を少
なくともリンガラス層から離隔して形成したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285179A JPS5933268B2 (ja) | 1979-02-27 | 1979-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285179A JPS5933268B2 (ja) | 1979-02-27 | 1979-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115358A JPS55115358A (en) | 1980-09-05 |
| JPS5933268B2 true JPS5933268B2 (ja) | 1984-08-14 |
Family
ID=12094212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285179A Expired JPS5933268B2 (ja) | 1979-02-27 | 1979-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933268B2 (ja) |
-
1979
- 1979-02-27 JP JP2285179A patent/JPS5933268B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115358A (en) | 1980-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3197681A (en) | Semiconductor devices with heavily doped region to prevent surface inversion | |
| JPS5928992B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US3275910A (en) | Planar transistor with a relative higher-resistivity base region | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS61102059A (ja) | 半導体装置 | |
| JPS5933268B2 (ja) | 半導体装置 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| US3887407A (en) | Method of manufacturing semiconductor device with nitride oxide double layer film | |
| US3330030A (en) | Method of making semiconductor devices | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPS6155775B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| US3453724A (en) | Method of fabricating semiconductor device | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPS584813B2 (ja) | メサガタハンドウタイソウチノセイホウ | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JPS59163864A (ja) | 半導体装置 | |
| JP2523489B2 (ja) | 半導体装置 | |
| JP3302742B2 (ja) | 横形ｐｎｐトランジスタの製造方法 | |
| JPH0414497B2 (ja) | ||
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPS5936433B2 (ja) | サイリスタの製造方法 | |
| JPS6359259B2 (ja) | ||
| JPS6136934A (ja) | 半導体装置の製造方法 | |
| JPS62160761A (ja) | 半導体装置 |