JPS5932822B2 - 多重化デイジタル制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は非同期多重化ディジタル制御装置に関しており
特に高信頼度、高稼働率制御装置に関する。

従来、ディジタル制御装置、特に計算機を使用したディ
ジタル制御装置については種々の多重化技法が提案され
ている。

例えば２重化された中央演算装置と計算結果照合装置を
有し、該２重化中央演算装置の計算結果の不一致が検出
されると、２台の中央演算装置に割込信号を発して該中
央演算装置内のエラー判定プログラムを実行させ、その
結果を計算結果照合装置に報告させ、該結果が予め計算
結果照合装置内に記憶されていたものと一致した中央演
算処理装置を正常と判定し、不一致のものを異常と判定
して２重化システムより切り離し、単独運転に入るシス
テムがある。しかしながら上記方式はプロセス計算機を
使用する比較的大きなシステムに適用される方式であり
、マイクロコンピュータを用いたディジタル化制御装置
に対しては下記の点で不適当であつた。第１に、２重化
ディジタル制御装置の全体の信頼度は計算結果照合装置
の信頼度に大きく左右される。従つ・て該計算結果照合
装置は可能な限り構成を単純化し、使用素子を少くする
のがよい。しかしながらさきに述べた従来方式では、計
算結果を照合して不一致が生じると双方の中央演算装置
に割込をかけ、各々の計算機にてエラー分析ルーチンを
実行させる。その計算結果は計算結果照合装置で、予め
該エラー分析ルーチンの計算結果として記憶されている
データと照合され、一致した中央演算装置が正しいと判
定され、誤りと判定された中央処理装置は２重系より切
り離なさなければならない。かかる複雑な手順は計算結
果照合装置を複雑化し、また各々の中央演算装置におい
てもエラー分析ルーチンの複雑化を招く。第２に、従来
方式では、一時的な中央演算装置の故障に対して、自動
回復機龍を持たせようとすると、第１に述べた手続に加
えて、さらに２重系回復ルーチンを設けなくてはならず
、複雑さはさらに増大し、しばしば２重系の回復のため
のオペレータの指令入力を要することすらあつた。特に
、本発明に係るデイジタル制御装置はマイクロコンピユ
ータを用い、専用制御装置として用いることを目的とし
ているため、一時的な故障よりの回復は、全くオペレー
タの介入を要さず、自動的に行われる必要がある。マイ
クロコンピユータを用いた従来のデイジタル制御装置に
おいては、これを２重化した例はあるが、一時的な故障
に対して自己回復機能を有するものはない。本発明の目
的は、単純な装置で誤つた制御信号を出力しない信頼性
の高い多重化デイジタル制御装置を提供することにある
。

本発明の特徴は、プラントの時定数より短かい計算周期
でＡ系信号入力装置の出力信号に基づいて第１デイジタ
ル制御信号を演算するＡ系デイジタル処理装置と、プラ
ントの時定数より短かい計算周期でＢ系信号入力装置の
出力信号に基づいて第２デイジタル制御信号を演算し、
しかもＡ系デイジタル処理装置とは非同期の状態にある
Ｂ系デイジタル処理装置と、入力した第１および第２デ
イジタル制御信号が一致している時にのみＦｈＩ卿対象
を制御する第３デイジタル制御信号を出力する非同期出
力照合装置とを設けたことにある。

第１図に本発明の１実施例である２重化デイジタル制御
装置の全体構成を示す。該装置はＡチヤネルおよびＢチ
ヤネルの２重系である。プラントよりの信号はＡチヤネ
ルセンサ１およびＢチヤネルセンサ２を介して、Ａチヤ
ネルプロセス信号入力装置３およびＢチヤネルプロセス
信号入力装置４へ入力され、プラントよりの信号がアナ
ログ信号であればＡ／Ｄ変換を行い、Ａチヤネル入力信
号線１２およびＢチヤネル入力信号線１３を経てＡチヤ
ネル処理装置５およびＢチヤネル処理装置６へ入力され
る。一方、オペレータに対する操作盤９が設けられてい
て、オペレータに対する表示はＡチヤネル表示信号線１
９およびＢチヤネル表示信号線２０を介して処理装置５
，６より行われる。又オペレータの操作指示は操作入力
線２１を介して共通に処理装置５，６に与えられる。該
２つの処理装置５，６はそれぞれ、プラントよりの該入
力信号、オペレータよりの該操作入力信号に基づき、例
えばＰＩＤ制御、シーケンス制御、あるいはその他の制
御論理を予め該処理装置５，６内に記憶されたプログラ
ムに従つて演算し、その結果をＡチヤネル出力信号線１
４およびＢチヤネル出力信号線１５を経て計算結果照合
装置７へ出力する。該照合装置の機能及び構成は後に詳
述するが、Ａ，Ｂ両チヤネルの出力信号を比較照合して
両者が一致した場合で、なおかつＡ，Ｂ両チヤネルの処
理装置５，６が正常に動作している場合にのみ、出力信
号線１６を経てプロセス出力装置８へ制御信号を送出し
、さらに必要に応じてプロセス出力装置８にてＤ／Ａ変
換を行い、制御端１８を駆動する。又、Ａチヤネル又は
Ｂチヤネルの処理装置５，６の少くとも一方が永続的に
故障と判定された場合には、該照合装置７より故障表示
信号線２２を介して操作盤９に該２重化デイジタル制御
装置が故障状態である旨表示し、同時に出力信号線１６
に制御信号が出ないように該照合装置７が作動する。本
発明になる２重化デイジタル制御装置においては、Ａチ
ヤネル、Ｂチヤネルの処理装置５，６は各々全く同一の
制御論理を有し、Ａ，Ｂ両チヤネル各々のプラントより
の入力信号、および操作盤９よりの操作指示に従つて、
一定時間周期毎に計算および制御出力を繰返すリサイク
リツクなプログラムを各々処理装置内の記憶装置内に有
している。

又、Ａ，Ｂ両チヤネルの処理装置５，６の動作は全く非
同期であり、特に同期化装置を有さなくてもよい仕組に
なつている。このように構成が極めて単純で、処理装置
５，６間の同期化を行なわないので、本発明装置におい
ては、Ａ，Ｂ両チヤネルの計算周期にずれが生じ、Ａ，
Ｂ両チヤネルより出力される出力信号も非同期となり、
１つ１つの計算周期については、Ａ，Ｂ両チヤネルの出
力信号が一致しないことがある。

従つて、該照合装置７は、一時的な両チヤネルよりの出
力信号の不一致で該２重化デイジタル制御装置が故障し
たと判定するのは好ましくなく、Ａ，Ｂ両チヤネルの出
力信号が一致したときのみプロセス出力装置８へ出力信
号を出すのが好ましい。従つて、プラントの時定数より
、計算周期が充分短い場合に、本発明になる２重化デイ
ジタル制御装置は特に有効である。次に、本発明になる
計算結果照合装置７について第２図を参照して説明する
。

Ａ，Ｂ両チヤネルよりの出力信号１４，１５はそれぞれ
Ａ，Ｂチヤネルレジスタ２７，２８にビツト毎に入力さ
れる。又、Ａチヤネル動作不能フラグ信号２５およびＢ
チヤネル動作不能フラグ信号２６も、それぞれ１ビツト
の信号としてレジスタ２７，２８に入力される。Ａ，Ｂ
両チヤネルよりの出力信号１４，１５はＥＯＲゲート３
０に各ビツト毎に入力される。又、Ａ，Ｂ両チヤネルの
動作不能フラグ信号２５，２６は０Ｒゲート２９を介し
て、ＥＯＲゲート３０の出力と共に０Ｒゲート３１に印
加され、インバータ３２で反転されたのち、制御出力ゲ
ートであるＡＮＤゲート３３に入力される。従つて、Ａ
，Ｂ両チヤネルの出力信号１４，１５が全ビツトについ
て一致し、かつ同時にＡ，Ｂ両チヤネルの動作不能フラ
グ信号２５，２６が共にりセツト状態であるときのみＡ
ＮＤゲート３３が開き、出力信号１６が出力される。す
なわち、第７図Ａ，Ｂに示すように、処理装置５および
６の計算周期ＴＡｌおよびＴＢは、プラントの時定数に
比べて十分短かくなつている。処理装置５および６の出
力信号１４（第７図Ａ参照）およびこのような第７図Ａ
および１５（第７図Ｂ）が、計算結果照合装置７に入力
される。計算結果照合装置７は、入力した各々の出力信
号１４および１５が一致している時にのみ第７図Ｃに示
す制御信号（出力信号１６）をプロセス出力装置８を介
して制御端１８に出力する。第７図Ｃに示すＴｘは、処
理装置５および６の出力信号が一致していない期間であ
る。この期間においては、計算結果照合装置７から制御
信号が出力されない。処理装置６および７が非同期演算
を行つていても、両者の出力信号の不一致期間は相対的
に短かくなる。従つて、計算結果照合装置７は、処理装
置６および７が正常でかつ両者の処理装置の出力信号が
一致した場合にのみ“０”以外の値を持つことになる。
不一致期間Ｔｘに対しては、計算結果照合装置７が不一
致期間Ｔｘになる直前の値を保持して出力するようにす
れば、処理装置６および７の出力信号が一致しかつ処理
装置６および７が正常である時にのみ制御端１８が制御
される。又、Ａ，Ｂ両チヤネルの少くとも一方の動作不
能フラグが後述のようにしてセツトされると、０Ｒゲー
ト２９を介して、故障表示信号が信号線２２を介して出
力され、該２重化デイジタル制御装置の故障をオペレー
タに対して宣言する。

これと同時に０Ｒゲート３１に出力を生じてＡＮＤゲー
ト３３を閉じて出力信号１６を阻止する。次に、第３回
を参照して処理装置５又は６の詳細な説明を行う。該処
理装置は、プロセス入出力をあつかえる計算機であれば
、どのような型のものでもよいのであるが、ここでは共
通バス方式をとるマイクロコンピユータを例としてその
概略を示している。Ａチヤネルの場合を例にとると、ア
ドレスバス３９およびデータバス３８には、演算処理お
よびバス制御を行う基本処理部３６、記憶装置３７、入
カチヤネル４０、出力チヤネル４１がそれぞれ接続され
る。プロセス入力装置３よりの信号１２が入カチヤネル
４０に入力され、出力信号が出力チヤネル４１を経て出
力信号線１４へ出される。入カチヤネル４０のデータ、
および出カチヤネル４１のデータは、該処理装置のアド
レス空間内の特定のアドレスを割り当てられるので、単
に基本処理部３６が該アドレス内容を読み書きするのみ
で、入出力チヤネルの内容を受信又は送信できる。この
ような方式の計算機は、既に広く市販されている。記憶
装置３７には、本発明の主要部となるエラー分析ルーチ
ンと、プラント制御を行うための制御出力を計算する部
分が格納されており、交互に一定時間周期で基本処理装
置３６で実行される。エラー分析ルーチンは、第４図お
よび第５図にその詳細処理を記してある。記憶装置３７
にはテスト結果スタツクエリア５６と、命令テーブル６
０、解答テーブル６１が設けられている。まず第４図の
処理プロツクＳ１で、命令テーブル６０、およびそれに
対応する解答テーブル６１のエリアを示すポインタをイ
ニシヤライズして、それぞれテーブル６０，６１の先頭
を示すようにする。次に、処理プロツクＳ２において、
テスト結果スタツクエリア５６の内容を各々、１計算周
期分だけ過去の方へシフトする。すなわち、第６図にお
いて、今回分結果エリア５７の内容を前回分結果エリア
５８へ移行し、以下、同様に１つずつ移行し、スタツク
最終部の結果エリア５９にあつた最も古い内容をすてる
。処理プロツクＳ３よりＳ８までの間では、命令テーブ
ル６０の先頭より順にポインタの示す命令を取り出して
実行し、その直後のレジスタの内容と解答テーブル６１
で同じくポインタの示すデータとを照合し、一致してい
たらポインタを進める。このようにして命令テーブル６
０上の全命令を実行し、結果が照合されるまで行う。結
果を解答テーブル６１の内容と照合し、もしも不一致が
発見された場合は、該処理装置が正常動作していないの
であるから、処理プロツクＳｌｌで、テスト結果スタツ
クエリア５６の今回分結果エリア５７に不一致フラグを
格納する。全命令が正しく実行された場合には処理プロ
ツクＳｌＯで不一致フラグではなくて一致フラグを前記
今回分結果エリア５７に設定する。本発明になる２重化
デイジタル制御装置では、１時的な故障、例えば電源の
瞬間的な変動による誤動作、ノイズの重畳による誤動作
については、照合装置７で結果が不一致になつても、故
障表示信号はセツトしない。以下、第５図にて、１時的
故障か、永続的故障かの判定方式について述べる。該判
定方式は、テスト結果スタツクエリア５６に格納（スタ
ツク）された一致フラグ、および不一致フラグの分布状
態より、如何なる論理計算により永続的故障であると判
定するかということであり、適用対象と要求の度合いに
より種々のやり方が存在する。いくつかの例を挙げれば
、１つの方式として連続してｉ回（１≧２なる整数）不
一致フラグが立てば永続的故障とし、連続してｊ回（ｊ
≧２なる整数）一致フラグが立てば永続的故障より回復
したとする方式がある。又、もう１つの方式として、テ
スト結果スタツクエリア５６内にスタツクされた不一致
フラグの数が一定値以上となつたら永続的故障と判定し
、該一定値より少なくなつたら永続的故障より回復した
と判定する方式がある。さらにもう１つの方式として、
時間的に近いものほど判定の際の比重を大きくする方式
もある。このようにして処理プロツクＳｌ２，Ｓｌ３に
て、永続的故障と判定された場合は、処理プロツクＳｌ
４にて、動作不能フラグを立てて動作不能フラグ信号２
５を照合装置７へ送出し、出力信号線１６のＡＮＤゲー
ト３３を閉じる。

永続的故障でないと判定された場合には動作不能フラグ
はりセツト状態として送出しないし、すでに動作不能フ
ラグが立てられておればこれを撤回して永続的故障より
の回復を表示する。本発明によれば、Ａ系およびＢ系の
デイジタル処理装置ともプラントの特定数よりも短かい
計算周期で制御信号を演算しているので、非同期であつ
ても誤つている制御信号の出力を精度良く阻止できる。

このため、制御装置の信頼性が著しく向上する。また、
同期をとる必要がないので、同期装置が不要であつて制
御装置全体の構造が著しく単純化される。

【図面の簡単な説明】

第１図は本発明になる２重化デイジタル制御装置のプロ
ツク図、第２図は第１図における計算結果照合装置のプ
ロツク図、第３図は第１図における処理装置のプロツク
図、第４図および第５図は工ラ一分析ルーチンの処理流
れ図、第６図はテスト結果スタツクエリアの構成図、第
７図は処理装置６および７、および計算結果照合装置の
出力信号を時系列的に示した特性図である。 ３，４・・・・・・プロセス入力装置、５，６・・・・
・・処理装置、７・・・・・・計算結果照合装置、８・
・・・・・プロセス出力装置、９・・・・・・操作盤、
１６・・・・・・出力信号線、５６・・・・・・テスト
結果スタツクエリア。

Claims (1)

【特許請求の範囲】
1. １ プラントのプロセス量を検出するＡ系およびＢ系の
   センサとＡ系およびＢ系の前記センサに対応して設け前
   記センサの出力信号を受信するＡ系およびＢ系の信号入
   力装置と、前記プラントの時定数より短かい計算周期で
   前記Ａ系信号入力装置の出力信号に基づいて第１ディジ
   タル制御信号を演算するＡ系ディジタル処理装置と、前
   記プラントの時定数より短かい計算周期で前記Ｂ系信号
   入力装置の出力信号に基づいて第２ディジタル制御信号
   を演算し、しかも前記Ａ系ディジタル処理装置とは非同
   期の状態にあるＢ系ディジタル処理装置と、入力した前
   記第１および第２ディジタル制御信号が一致している時
   にのみ制御対象を制御する第３ディジタル制御信号を出
   力し、前記Ａ系およびＢ系ディジタル処理装置の少なく
   とも１つが永続的故障状態となつた時には前記第３ディ
   ジタル制御信号の出力を禁止する非同期出力照合装置と
   、前記永続的故障状態を表示する手段とからなる多重化
   ディジタル制御装置。