JPS5931976B2 - リフトオフ法 - Google Patents

リフトオフ法

Info

Publication number
JPS5931976B2
JPS5931976B2 JP51156232A JP15623276A JPS5931976B2 JP S5931976 B2 JPS5931976 B2 JP S5931976B2 JP 51156232 A JP51156232 A JP 51156232A JP 15623276 A JP15623276 A JP 15623276A JP S5931976 B2 JPS5931976 B2 JP S5931976B2
Authority
JP
Japan
Prior art keywords
resist
lift
transparent substrate
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51156232A
Other languages
English (en)
Other versions
JPS5380994A (en
Inventor
正夫 真下
一枝 関川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51156232A priority Critical patent/JPS5931976B2/ja
Publication of JPS5380994A publication Critical patent/JPS5380994A/ja
Publication of JPS5931976B2 publication Critical patent/JPS5931976B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electric Cables (AREA)
  • Thyristors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Pressure Sensors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Insulated Conductors (AREA)

Description

【発明の詳細な説明】 本発明はリフトオフ法に関する。
従来リフトオフ法は基板1上にレジスト2を選択的に設
け、さらに薄膜3例えば金属膜を設けたのち、前記レジ
スト2の溶解を剥離剤例えばアセトンにより行つてレジ
スト2および該レジスト2の薄膜3を除去していた。
しかしながらこのような従来のリフトオフ法ではレジス
ト2の除去が良好に行うことができず、必ず部分的に残
つてしまう欠点があつた。本発明は上記欠点に鑑みなさ
れたもので、良好にリフトオフできるリフトオフ法を提
供するものである。
即ち、透明基板上にポジ形のレジストのパターンを形成
し、該レジストおよび前記透明基板上に薄膜を形成し、
しかるのち前記透明基板側から前記ポジ形のレジストの
感光波長領域の光を入射させてレジスト膨張させたのち
リフトオフするリフトオフ法を得るものである。
次に本発明方法を用いて弾性表面波装置の圧電体基板上
にインターディジタル電極を形成する場合に適用した実
施例を説明する。
透明基板例えば厚さO、2mm(7)LiTaO3基板
21上にポジ形のレジスト22例えばキノンジアザイド
系レジストのAZ1350J(商品名)を形成し、該レ
ジスト22に所望のパターン即ちインターディジタル電
極の露光を行う。この露光後、現像を行つて基板21上
にレジスト22のパターンを形成する。しかるのち、該
レジスト22および前記基板21上に薄膜例えばクロー
ム層23を厚さ例えば500人形成する。該クローム層
23上にさらにアルミニウム層24を厚さ例えば1μ形
成する。次に基板21側から光25を照射する。この光
25は前記ポジ形のレジストであるAZ1350J(商
品名)の感光波長領域の光例えば水銀灯の光を例えば7
0秒露光する。この露光により水銀灯からの光は透明基
板21であるLiTaO3を通過し、ポジ形のレジスト
22であるAZ1350J(商品名)に入射し、薄膜で
ある金属層23、24の形成されているレジスト22は
微細なふくれを生じ、基板21とレジスト22の間の付
着力が極めて弱くなつたり、空隙が生じたりすることを
見出した。このレジスト22を現像液により溶解すると
極めて良好にレジスト22及びレジスト22上の薄膜2
3,24をリフトオフできる。
このレジストの溶解を行う場合、現像液中で超音波を与
えても良く、また現像液を直接スプレーしても良い。こ
のようにして、基板21上には微細なインターデイジタ
ル電極が形成される。これにより1μのPEPが可能で
ある。上記実施例では透明基板としてLiTaO3を用
いた例について説明したが、LiNbO3や水晶、ガラ
ス基板、ガラス基板上にZnO膜を設けたものの他、さ
らに半導体や酸化膜、窒化膜などの絶縁体など透明であ
れば何れでも良い。
さらに上記実施例では薄膜として金属膜について説明し
たが、その他半導体でも、絶縁体でも良い。
【図面の簡単な説明】
第1図は従来のリフトオフ法を説明するための図、第2
図は本発明法の実施例を説明するための図である。 21・・・・・・透明基板、22・・・・・・ポジ形の
レジスト、23,24・・・・・・金属膜、25・・・
・・・照射光。

Claims (1)

  1. 【特許請求の範囲】 1 透明基板上にポジ形のレジストのパターンを形成す
    る第1工程と、前記ポジレジストおよび前記透明基板上
    に薄膜を形成する第2工程と、前記透明基板側から前記
    ポジ形のレジストの感光波長領域の光を入射させて前記
    レジストを膨張させたのちリフトオフする第3工程とを
    具備してなることを特徴とするリフトオフ法。 2 前記薄膜は金属又は半導体又は絶縁体である特許請
    求の範囲第1項記載のリフトオフ法。 3 前記ポジレジストはキノンジアザイド系レジストで
    ある特許請求の範囲第1項記載のリフトオフ法。
JP51156232A 1976-12-27 1976-12-27 リフトオフ法 Expired JPS5931976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51156232A JPS5931976B2 (ja) 1976-12-27 1976-12-27 リフトオフ法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51156232A JPS5931976B2 (ja) 1976-12-27 1976-12-27 リフトオフ法

Publications (2)

Publication Number Publication Date
JPS5380994A JPS5380994A (en) 1978-07-17
JPS5931976B2 true JPS5931976B2 (ja) 1984-08-06

Family

ID=15623246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51156232A Expired JPS5931976B2 (ja) 1976-12-27 1976-12-27 リフトオフ法

Country Status (1)

Country Link
JP (1) JPS5931976B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109776A (en) * 1978-02-16 1979-08-28 Matsushita Electric Ind Co Ltd Thin film forming method for transparent substrate
JPS5624951A (en) * 1979-08-07 1981-03-10 Fujitsu Ltd Manufacture of semiconductor device
JPS574139A (en) * 1980-06-11 1982-01-09 Toshiba Corp Semiconductor device and manufacturing process therefor

Also Published As

Publication number Publication date
JPS5380994A (en) 1978-07-17

Similar Documents

Publication Publication Date Title
JPH0290629A (ja) 自己整合薄膜トランジスタの製造方法
JPS5931976B2 (ja) リフトオフ法
JPH0458167B2 (ja)
JPS6013302B2 (ja) フオトレジストの処理方法
JP3071481B2 (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JPH11204414A (ja) パターン形成法
JPH0864931A (ja) 電子部品の微細電極形成方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JPH0347603B2 (ja)
JPH07193450A (ja) 弾性表面波素子及びその製造方法
JP2558304B2 (ja) 製版用ガラスパターン
JPH06132208A (ja) 基板のパターニング法
JP2580681B2 (ja) 半導体装置の製造方法
JPS63135007A (ja) 電極パタ−ンの形成方法
JP2537916B2 (ja) 薄膜トランジスタの製造方法
JPH06301053A (ja) 液晶表示装置の製造方法
JPS5892223A (ja) レジストパタ−ン形成方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JPS5892224A (ja) パタ−ン形成方法
JP2001168096A (ja) 配線パターン形成方法
JPS6315249A (ja) 光学マスクの製造方法
JPS5968744A (ja) フオトマスクの製造方法
JPS625644A (ja) 半導体装置の製造方法
JPS61156771A (ja) 薄膜半導体装置の製造方法
JP2000216658A (ja) 水晶振動子及び電子部品