JPS5931716B2 - テレビジヨン画面表示装置 - Google Patents

Description

【発明の詳細な説明】 この発明はテレビジョン画面表示装置に係るもので、マ
イクロコンピュータにて処理される情報をテレビジョン
画面上にカラー表示する装置に関する。

一般にテレビジョン受像機をマイクロコンピュータの端
末機器として利用する分野としては教育、娯楽等、種々
ある。

上記娯楽機器の一例としてテレビゲーム装置があり、こ
れを第１ａ図を参照して説明する。

この図に示されるテレビゲーム装置は、テレビジョン受
像機１のアンテナ端子にゲーム機２の出力端を接続し、
ゲーム機２に設けてある２つのキーボード３、４を制御
してテレビジョン受像機１の画面上に表示したゲーム用
のパターンを任意に移動制御してゲームをプレイするよ
うにしたものである。即ち、前記ゲーム機２はテレビジ
ョン受０、、１象機に対するビデオ信号を出すものであ
り、キーボード操作によつて画面上にデイスプレイした
パターンを選択的に動かすものである。

例えば球技ゲームの一例として野球について述べると、
第１ａ図において、テレビジヨン画面５上にピツチヤ一
Ｂ、野手Ｃ、ボールＤおよびバツタ一Ａに相当するシン
ボルパターンをデイスプレイし、２人の操作者によつて
キーボード３，４をコントロールし、一方は攻撃側、他
方は守備側に別れて、一方の操作者はキーボード３の所
定キーをコントロールしてバツトに相当するシンボルを
動かしバツトＡを振る動作を行い、また他方の操作者は
キーボード４の所定キーをコントロールしてピツチヤ一
ＢからボールＤが投げられたり、打たれたボールσを捕
球するため野手Ｃの位置を変えたりする。

前記キーボード３，４は第１ｂ図に拡大して示すように
コード８にてゲーム機２につながつており、ボード６に
複数のキー７ｏ〜７，を有している。

例えば一方の操作者がキーボード４のキー７５を押すと
ボールＤがバツタ一Ａの方向に移動し、あたかもピツチ
ヤ一Ｂから投げられた様に動く。また他方の操作者がキ
ーボード３のキー７６を所定タイミングで押すとバツタ
一Ａのシンボルが回転移動してあたかもバツトが振られ
た様に動き、このバツトＡにボールＤが当たつたときに
ボールＤは反対方向に移動する。バツトＡの回転移動の
タイミングが遅れたりするとボールＤと当接せず、スト
ライクカウントが取られる。つまり空振りを意味する。
また一方の操作者がキーボード４の他のキー７２を押す
と野手のシンボルＣを移動制御（画面の上方へ移動）で
き、打たれたボールぴを捕球する様に動く。この野手Ｃ
のシンボルをタイミング良く移動してボールびと一致さ
せればアウトカウントが取れ、タイミングがずれた場合
はボールびが後方へ飛びヒツトカウントとなる。かくの
如く操作し、スリーアウトがカウントされると、攻守が
逆になり、キーボード４を操作することにより、攻撃つ
まりバツトの操作ができ、他方のキーボード３を操作す
ることにより守備側の動作ができるものである。

尚、上記説明については球技ゲームを例にとつたが、他
のゲーム（トランプ、サイコロゲームあるいは教育用ゲ
ーム）をもデイスプレイすることができる様になつてい
る。

上記野球ゲーム等に関するプログラムや記号表示等はゲ
ーム機器２内に配置されたマイクロコンピユータを含む
回路によつて処理され、投球や打球あるいは捕球がタイ
ミングよく行われる。

また画面上に得点表示やアウトカウント等の表示も行う
ことができるようになつている。第２図はマイクロコン
ピユータで処理される情報をテレビジヨン画面上に表示
するための従来回路例を示している。

この第２図において、１１は上記キーボード３，４等か
ら成るデータ入力装置であり、このデータ人力装置１１
にはキーボードのデータをデータバスライン１２にのせ
るための入・出力コントローラ１３（１／０コントロー
ラと称す）が接続されている。

また第２図中１４はＣＰＵ（コントロール・プロセシン
グ・ユニツト）で、プログラム命令を解読し実行するた
めのものである。このＣＰＵｌ４にはこのＣＰＵｌ４が
実行する命令を貯えておくためのＲＯＭ（リード・オン
リー・メモリー）１５がデータバスライン１２を介して
接続され、かつＣＰＵｌ４が命令の実行途中で演算結果
等を一時的に貯えておくためのＲＡＭ（ランダム・アク
セス・メモリー）１６もデータバスライン１２を介して
接続されている。前記ＲＯＭｌ５は所定のゲーム内容の
データが書き込まれている。さらにＣＰＵｌ４にはテレ
ビジヨン画面上に表示するためのデータを貯えておくＲ
ＡＭｌ７もデータバースライン１２を介して接続されて
いる。尚、前記データ入力装置１１ＲＡＭ１６゛，１７
、ＲＯＭｌ５はＣＰＵｌ４に対してアドレスバスライン
１８によつて図の如く接続されている。さらに発振器１
９が設けられ６ＣＰＵ１４を動かしたり、同期信号を作
つたりするためのクロツク信号を作り出している。この
発振器１９にはカウンタ２０が接続され、水平同期信号
Ｈ，垂直同期信号Ｖ．ＣＰＵｌ４がＤＭＡ（ダイレクト
・メモリー・アクセス）動作するためのＤＭＡ要求信号
およびシフトレジスタ（後述する）のロード及びラツチ
信号を作つている。またカウンタ２０からの水平、垂直
同期信号をミキサー２１に加え、このミキサー２１の出
力として複合同期信号を作つている。

またシフトレジスタ２２にデータバスライン１２上のデ
ータを並列入力し、その出力端から直列出力を得て、こ
れをパターン信号としている。このパターン信号は第２
のミキサー２３に供給され、前記ミキサー２１からの複
合同期信号に混合され、ミキサー２３からビデオ信号を
取出し、このビデオ信号を変調器２４によつてＲＦ変調
し、このＲＦ変調した信号をテレビジヨン受像機１のア
ンテナ端子に接続している。この第２図の回路動作につ
いて簡単に説明すると、まずキーボード１１上のリセツ
トポタンを押すと、りセツト信号がＣＰＵｌ４に入力さ
れ、ＣＰＵｌ４はＲＯＭｌ５内のアドレスの一番初めの
データを解読し、順次実行していく。

りセツトの後、キーボード１１のキーを選択してＲＯＭ
ｌ５に書き込まれている複数のゲームの中から特定のゲ
ームを選ぶようにセツテイングすると、Ｉ／０コントロ
ーラ１３を通してＣＰＵｌ４、ＲＯＭｌ５およびＲＡＭ
ｌ６，ｌ７が働き、ＣＰＵｌ４の制御のもとにＲＯＭｌ
５およびＲＡＭｌ６，ｌ７にはアドレスバス１８から特
定ゲームを行わせるための指令が行き、そのゲームに応
じたデータが読み出される。そしてこのデータをビデオ
信号に変換するとともにＲＦ変調してテレビジヨン受像
機１に供給して画面上にゲームのパターンを表示する。
表示されたパターンはキーボード１１の操作によつて制
御してゲームを進行する。テレビジヨン画面にＣＰＵｌ
４で処理される情報を表示する方法は次の様になる。

第２図、第３図を参照して説明すると、画面を表示する
期間中カウンタ２０からＣＰＵｌ４に対してＤＭＡＯＵ
Ｔ要求信号が出力されると、ＣＰＵｌ４は要求信号の期
間ＤＭＡ用アドレス信号をアドレスバスライン１８上に
出す。このアドレス信号は第３図ｂで示すように８クロ
ツクでアドレスが１つプラスされる様に動く。尚、第３
図ａは発振器１９からのクロツク信号を示している。前
記ＲＡＭｌ７はアドレス信号に基いてデータバスライン
１２上にデータを出す。

このデータはシフトレジスタ２２の並列入力となり、（
第３図ｃｍｊまでの情報が入力されたとする）、カウン
タ２０からのラツチ信号（第３図ｋ）によりラツチされ
、クロツク信号（第３図ａ）の立上りとともに直列に変
換されて出力される。（第３図１）。この出力信号はパ
ターン信号となり、ミキサー２３に供給される。他方カ
ウンタ２０からの水平・垂直の同期信号Ｈ，Ｖはミキサ
ー２１に入力され、その出力として複合同期信号が得ら
れる。そしてこの複合同期信号は前記ミキサー２３に前
記パターン信号（第３図１）とともに加えられ、ミキサ
ー２３からはビデオ信号が得られる。このビデオ信号は
変調器２４によつてＲＦ変調されＲＦ信号としてテレビ
ジヨン受像機１のアンテナ端子に加えられ、画面上にパ
ターンが表示される。一般にゲーム装置の場合、ゲーム
に拡張性をもたせるためのＲＯＭｌ５の一部をカートリ
ツジ形式に他のＲＯＭと交換可能とし、異種のゲーム用
プログラムに置き換えることが出来、多種類のゲームが
行えるようにしている。

しかるにこの様なゲーム装置ではビデオ信号に色信号成
分が含まれないため、テレビジヨン画面に表示されるパ
ターンは白黒の像となり，臨場感に乏しくゲーム装置と
して娯楽性に欠け、迫力に欠けるという欠点があつた。

本発明は上記欠点に対処するものであり、テレビジヨン
画面上にデイスプレイされるパターンにゲームのプログ
ラム内容によつて自由に色をつけることができる様にし
たテレビジヨン画面表示装置を提供することを目的とす
るものである。

尚、本発明にて用いるテレビジヨン受像機としてはカラ
ーテレビジヨン受像機であることは言うまでもない。以
下本発明について、テレビゲーム装置を例にとつて説明
する。

第４図は本発明におけるマイクロコンピユータで処理し
た情報をテレビジヨン画面上にゲーム用パターンとして
表示させる具体的回路を示したもので、その構成につい
て説明する。

この図においてキーボード等よりなるデータ人力装置３
１に、このキーボード等のデータをｆ乙タバスライン３
２上にのせるためのＩ／Ｏコントロール回路３３が接続
されている。

このＩ／Ｏコントロール回路３３はデータバスライン３
２を介してＣＰＵ３４、ＲＡＭ３５，３６およびＲＯＭ
３７に接続されている。

前記ＣＰＵ３４はプログラム命令を解読し実行するもの
で、ＲＯＭ３７はＣＰＵ３４が実行する命令を貯えてお
くためのものである。またＲＡＭ３５はＣＰＵ３４が命
令の実行途中で演算結果を一時的に貯えておくためのも
ので、ＲＡＭ３６はテレビジヨン画面上に表示するため
のデータを貯えておくためのものである。また前記デー
タバスライン３２はゲート回路３９を介してＲＡＭ３８
に接続されている。このＲＡＭ３８はテレビジヨン画面
に表示されるラスタに着色するためのものである。また
前記ＣＰＵ３４から前記ＲＯＭ３７、ＲＡＭ３５，３６
，３８およびデコーダ４０にアドレスバスライン４１が
接続されている。

前記デコーダ４０は前記ＲＯＭ３７およびＲＡＭ３５，
３６，３８のチツプセレクト信号を作るものである。こ
のデコーダ４０はさらに第１のコントロール回路４２に
接続され、このコントロール回路４２はさらに第２のコ
ントロール回路４３に接続している。前記第１のコント
ロール回路４２はテレビジヨン画面表示のとき前記ＲＡ
Ｍ３６と３８より同時にデータを出すための回路である
。また前記第２のコントロール回路４３は前記ゲート回
路３９に接続されており、この第２のコントロール回路
４３の出力によつてゲート回路３９を制御して前記ＲＡ
Ｍ３６のデータとＲＡＭ３８のデータが同時に出される
とき、両データがデータバスライン上でぶつからないよ
うにするものである。また前記ＣＰＵ３４には発振器４
４が接続されこの発振器４４はさらにカウンタ４５に接
続されている。この発振器４４はＣＰＵ３４を動かした
り、同期信号および色副搬送波信号（３．５８ＭＨｚ）
を作つたりするためのクロツク信号を発生するものであ
り、またカウンタ４５は水平同期信号Ｈ、垂直同期信号
を作つたり、ＣＰＵ３４がＤＭＡ動作（ダイレクト・メ
モリー・アクセス）するためのＤＭＡＯＵＴ要求信号を
作つたりさらにシフトレジスタ（後述する）のロード及
びクロツク信号を作るためのものである。そして前記カ
ウンタ４５はミキサー４６に接続されこのミキサ一４６
によつて前記水平・垂直の同期信号Ｈ，Ｖを合成して複
合同期信号（ＳＹＮＣ）を作るようにしている。また前
記データバスライン３２はシフトレジスタ４７，４８に
接続されている。

これらシフトレジスタ４７，４８はデータバスライン３
２上のデータを並列入力して直列出力に変換するもので
あり、前記カウンタ４５からクロツク信号とラツチ信号
もライン４９，５０を介して供給されている。これらシ
フトレジスタ４７，４８の出力はデコーダ５１に接続さ
れ、このデコーダ５１は画素の色を検出するものである
。また前記カウンタ４５はゲート信号発生回路５２に接
続され、この回路５２でバーストゲート信号を作るよう
にしている。さらに前記発振器４４は遅延回路５３に接
続され、この遅延回路５３は前記発振器４４からの３．
５８ＭＨｚの信号を入力とし、バースト信号、背景の色
信号、パターンの色信号等の各位相の３．５８ＭＨｚ信
号を出力し、この出力がゲート回路５４に入力される。
このゲート回路５４にはさらに前記デコーダ５１の出力
および前記ゲート信号発生回路５２の出力が供給されて
いる。このゲート回路５４の出力は第２のミキサー５５
に接続され、この第２のミキサー５５の出力として色信
号が取出されるようになつている。さらにこの第２のミ
キサー５５は第３のミキサー５６に接続されており、か
つこの第３のミキサー５６には前記第１のミキサー５５
からの複合同期信号（ＳＹＮＣ）と輝度信号も供給され
、第３のミキサー５６の出力としてビデオ信号が取出さ
れる。また前記ＣＰＵ３４には音声インターフエイス回
路５７が接続されこのインターフエイス回路５７から音
声信号が取出される。

そして前記第３のミキサー５６からのビデオ信号とイン
ターフエイス回路５７からの音声信号は変調器５８に供
給され、この変調器５８によつてビデオ信号と音声信号
がＲＦ変調され、そしてこのＲＦ変調信号をテレビジヨ
ン受像機１に供給するようになつている。以上の様にし
て本発明の回路は構成している。

上記において、デコーダ４０．第１、第２のコントロー
ル回路４２，４３およびゲート回路３９は第５図のよう
な具体的構成を成している。この第５図において、点線
枠４０，４２，４３，３９はそれぞれデコーダ，第１、
第２のコントロール回路およびゲート回路を示している
。前記デコーダ４０はＣＰＵ３４からのアドレスバスラ
イン４１につながる入力端子６１，６２，６３，６４を
有し、端子６１は第１のインバータ６５を介して第１の
ＮＡＮＤ回路６９の第１入力端に接続され、また前記端
子６２は第２のインバータ６６を介して前記第１のＮＡ
ＮＤ回路６９の第２入力端に接続されている。さらに端
子６２は第２、第３、第４のＮＡＮＤ回路７０，７１，
７２の各第１入力端に接続されている。また端子６３は
第３のインバータ６７を介して前記第２，第３のＮＡＮ
Ｄ回路７０，７１の各第２入力端に接続されており、さ
らにこの端子６３は前記第４のＮＡＮＤ回路７２の第２
入力端に接続されている。また端子６４は前記第３、第
４のＮＡＮＤ回路７１，７２の第３入力端に接続され、
かつ第４のインバータ６８を介して前記第２のＮＡＮＤ
回路７０の第３入力端に接続されている。そして前記第
１、第２，第３のＮＡＮＤ回路６９，７０，７１の出力
端はそれぞれ前記ＲＯＭ３７、ＲＡＭ３５、ＲＡＭ３６
に接続されている。

また前記第４のＮＡＮＤ回路７２の出力端は前記第１の
コントロール回路４２中の第５のＮＡＮＤ回路７３の第
１入力端に接続されている。

この第１のコントロール回路４２には前記ＣＰＵ３４に
接続される入力端子７４がありこの入力端子７４にＤＭ
ＡＯＵＴ要求信号が供給される様になつており、この人
力端子７４は前記第５のＮＡＮＤ回路７３の第２入力端
に接続されている。

前記第５のＮＡＮＤ回路７３の出力端は第５のインバー
タ７５を介して前記ＲＡＭ３８に接続されている。また
前記第５のＮＡＮＤ回路７３の第１入力端は第６のイン
バータ７６を介して第２のコントロール回路４３中の第
６のＮＡＮＤ回路７７の第１入力端および第７のＮＡＮ
Ｄ回路７８の第２入力端に接続されている。この第２の
コントロール回路４３はＣＰＵ３４に接続される入力端
子７９を有し、この端子７９は前記第６のＮＡＮＤ回路
７７の第２入力端に接続され、かつ第７のインバータ８
０を介して前記第７のＮＡＮＤ回路７８の第１入力端に
接続されている。

そして前記第６、第７のＮＡＮＤ回路７７，７８の出力
端を前記ゲート回路３９の第１ゲート８１および第２ゲ
ート８２に接続している。

このゲート回路３９は双方向性を呈するもので第１ゲー
ト８１と第２ゲート８２は互に逆向きに並列に接続して
おり、前記データバスライン３２および前記ＲＡＭ３８
のデータ入力側の間に設けられている。またビデオ信号
発生回路部分について具体的にノ第６図に示してある。

この回路は第４図におけるデコーダ５１と遅延回路５３
とゲート回路５４および第２、第３のミキサー５５，５
６を示したものである。前記デコーダ５１は２つのＤフ
リツプフロツプ回路８３，８４および４つのＮＡＮＤ回
路８５，８６，８７，８８で構成されており、前記フリ
ツプフロツプ回路８３，８４のＤ端子に前段のシフトレ
ジスタ４７，４８が接続されている。また前記遅延回路
５３は４つの位相回路８９，９０，９１，９２にて成り
各入力端にそれぞれ発振器４４が接続され、その出力端
はそれぞれ前記ゲート回路５４を構成する４つのゲート
回路９３，９４，９５，９６に接続されている。一方こ
れらゲート回路９３，９４，９５，９６は前記ＮＡＮＤ
回路８５，８６，８７，８８の出力端にも接続されてい
る。

さらにゲート回路９７も有しこれは前記発振器４４およ
び前記ゲート信号発生回路５２に接続されている。

これらゲート回路９３〜９７の出力端はそれぞれ第２の
ミキサー５５に接続され、この第２のミキサー５５の出
力端は第３のミキサー５６に接続され、この第３のミキ
サー５６はさらに前記第１のミキサー（第４図の４６）
および前記ＮＡＮＤ回路８５の出力端に接続されている
。そしてこの第３のミキサー５６からビデオ信号を取出
すようにしている。次に上述した第４図〜第６図の回路
の動作を説明する。

第４図のシステムはＣＰＵ３４、ＲＯＭ３７、ＲＡＭ３
５，３６，３８を中心として構成されたものであり、Ｒ
ＯＭ３７に入つているプログラムにより各種のゲームを
行うものであり、このＲＯＭ３７は本体ＲＯＭとカート
ワツジＲＯＭから成るもので、このカートリツジＲＯＭ
を取換可能にしておくことにより、多くの種類のゲーム
を行える。

本発明の回路は電源オンの後、クリアスイツチを押すと
ＣＰＵ３４はクリアされＲＯＭ３７内のアドレスＯ番地
のデータを解読し、順次プログラムを実行していく。

その後キーボード３１でゲーム選択を行うとＣＰＵ３４
は選択されたプログラムを実行してテレビ画面上に選択
されたゲームのパターンが表示され、その後キーボード
３１を操作してゲームを進めていく。ＣＰＵ３４はＲＯ
Ｍ３７内のプログラム命令を解読して実行するもので、
ゲームを進行させていく上で中心的な役割を果す。

ＲＯＭ３７にはＣＰＵ３４が実行するプログラムが入つ
ている。またＲＡＭ３５は作業用のものでＣＰＵ３４の
演算の途中結果を一時的に記憶し、ＲＡＭ３６，３８は
表示用でテレビ画面上に表示するためのパターンを記憶
するものである。これらの動作はすべてアドレス信号に
基いてデータ転送がＣＰＵ３４とＲＯＭ３７または各Ｒ
ＡＭ３５，３６，３８の間で行われるもので、第７図に
メモリマツプを示している。

このメモリマツプはＲＯＭ３７、ＲＡＭ３５，３６，３
８の割り当てられているアドレス（番地）を示すもので
ＲＯＭ３７の本体領域として２Ｋバイト、カートリツジ
領域として２Ｋバイトを使用しており、ＲＡＭの領域と
しては作業用ＲＡＭ３５、表示用ＲＡＭ３６，３８でそ
れぞれ２５６バイトずつ割りあてられている。ＲＯＭ３
７にはゲームのプログラムが人つているが本体側のＲＯ
Ｍの１Ｋバイトにはテレビ画面上にパターンを出したり
、消したり、動かしたり、色をつけたり音を出したり等
の各ゲームに共通のプログラムが人つている。残りの１
Ｋバイトには各ゲーム固有のいくつかのプログラム（例
えばボーリング、カーレースゲーム等）が入つている。
またカートリツジ側にはすべて他種類のゲームプログラ
ムが入つている。次に画面表示について説明すると、テ
レビ画面は第８図のように横ｍ個（例えば６４個）、縦
ｎ個（例えば３２個）の画素から構成されており、６４
×３２−２０４８（２Ｋビツト）の画素になつている。
画素に色をつけるため１つの画素を２ビツト構成にして
背景を含めて４種類の色表示を可能としている。

つまり画素を記憶する場所が１つの画素において表示用
ＲＡＭ３６と３８に１つずつあり、両方の記憶場所にデ
ータが入つていない（゛Ｏ―”０゛）のときは背景の緑
色、（゛１゛“Ｏ゛リで青色、（゛ｏ−”１”）で黄色
、（゛１―“１”）で赤色の表示がなされる。尚、この
色表示については後で詳述する。テレビ画面にデータを
表示するためにカウンタ４５は重要である。

第８図において垂直Ｖと水平Ｈの斜線区間はこのカウン
タ４５からＣＰＵ３４にＤＭＡＯＵＴ要求信号が出され
ＣＰＵ３４はその期間テレビ画面表示用のアドレス信号
を出し表示用ＲＡＭ３６，３８から同時にデータが出力
される。斜線以外のときはゲームのプログラムが実行さ
れる。（ＤＭＡＯＵＴ期間はアドレス信号のみを次々に
アドレスラインに出力し、データを読み解読するという
コンピユータ的動作はしない。）本発明において重要な
ことはテレビ画面に任意の色をつけるため表示用ＲＡＭ
３６，３８をテレビ表示するときに同時に動かせること
にあり、そのため、デコーダ４０、コントロール回路４
２，４３およびゲート回路３９に特徴がある。

これら回路は前述した第５図に示されておりこの回路の
動作を第９図のタイムチヤートに基き説明すると前記デ
コーダ回路４０の各入力端６１，６２，６３，６４には
ＣＰＵ３４からのアドレス信号（第９図のＡ４，ａ５，
ａ２，ａｌの信号）が入る。

そして各ＮＡＮＤ回路６９，７０，７１およびインバー
タ７５の出力が゛０”のときその後段につながるＲＯＭ
３７、ＲＡＭ３５，３６，３８が動作する。従つて第９
図のＧで示すようにＲＯＭ３７の本体６Ｒ０Ｍ３７のカ
ートリツジ側ＲＡＭ３５，３６およびＲＡＭ３８の動作
が選定される。つまり第５図の１，２，３，４にチツプ
セレクト信号が得られる。またＲＡＭ３８について見る
と、第５図の入力端７４にＤＭＡＯＵＴ要求信号５が入
り、テレビ画面に表示する期間゛０゛レベルでそり他の
期間゛１”レベルとなる。

゛１゜゛レベルのときはテレビ画面に表示する以外のこ
と、例えばＲＡＭ３８にデータを書いたり読んだりする
。また、コントロール回路４３の人力端７９にはＣＰＵ
３４からメモリ読出し、メモリ書込み信号６が入り、読
出しのときは６０゛レベル、書き込みのときは１ビレベ
ルとなる。このコントロール回路４３にはインバータ７
６からの出力も加わり、ＮＡＮＤ回路７８，７９の出力
でゲート８２，８１を制御する。ゲート８１，８２は各
ＮＡＮＤ回路７８，７７の出力が“０゛のとき通じるよ
うになつており、ＲＡＭ３８について見ると、読み出し
のとき６は゛Ｏ゛レベルとなりＮＡＮＤ回路７８の出力
も”Ｏ゛となつてゲート８２が開いてＲＡＭ３８中のデ
ータがデータバスライン３２にのりＣＰＵ３４でそのデ
ータを解読する。また書き込みのときは６ば１゛レベル
となり、今度はＮＡＮＤ回路７７の出力が゛０゛となつ
て他方のゲート８１が開いてＣＰＵ３４からのデータが
ＲＡＭ３８に転送される。さらにテレビ画面表示のとき
は５のＤＭＡＯＵＴ要求信号が１０”レベルとなり、４
も゛０゜゛レベルとなつてＲＡＭ３８が選択された状態
になつてＲＡＭ３８のデータが出力される。このときＣ
ＰＵ３４はＲＡＭ３６のアドレス領域でＤＭＡＯＵＴを
行うとＲＡＭ３６のチツプセレクトが行われ、ＲＡＭ３
６と３８から同時にデータが出される。このときゲート
８２，８１は閉じるためＲＡＭ３６，３８からの両方の
データがバスライン上でぶつかることなくシフトレジス
タ４７，４８にそれぞれ加えられる。このシフトレジス
タ４７，４８にはデータが並列人力され、直列に変換さ
れて色コードが出力される。即ち、１つの画素は２つの
ＲＡＭ３６，３８の出力で構成されることになる。ＲＡ
Ｍ３６の出力信号をＥ、ＲＡＭ３８の出力信号をＦとす
ると、Ｅ，Ｆの組合せが例えば（゛Ｏ゛、゛０゛）のと
き緑、（゛０”゛１゛）のとき黄、（゛１−゛Ｏ゛）の
とき青６および（゛１− “１”）のとき赤色を出巾？
のゲート信号となる。そしてゲート回路５４で緑、青、
黄、赤の位相に合つた信号が抜きとられミキサー５５に
加えられ色信号が得られる。このゲート回路５４および
その周辺のビデオ信号発生段について第６図に具体的に
示してあり、この第６図の回路動作を第１０図のタイム
チヤートとともに説明する。第１０図における◎から＠
の符号は、第６図の各点◎〜◎における信号を示してい
る。前段のシフトレジスタ４７，４８によつて直列変換
された信号５，＠はデコーダ５１のフリツプフロツプ回
路８３，８４に加えられ各ＮＡＮＤ回路８５，８６，８
７，８８の出力にそれぞれ輝度信号◎および赤９、黄＠
、青＠のゲート信号が得られそれぞれゲート回路９３，
９４，９５，９６に加えられる。

一方位相回路８９，９０，９１，９２に発振回路４４か
ら３．５８ＭＨｚ信号が加えられ、これら位相回路８９
，９０，９１，９２でそれぞれ緑（背景）、赤、黄、青
の各位相にして、各ゲート回路９３，９４，９５，９６
において各色相の信ノ号が抜き取られる。

またゲート回路９７には３．５８ＭＨｚ信号とバースト
ゲート信号５が加えられ、このゲート回路９７からバー
スト信号が抜取られる。

そしてミキサー５５によつて色信号＠が作られる。尚、
第１０図の［相］で、Ｇは緑、Ｂは青、Ｒは赤Ｙは黄色
信号を表わす。さらに次のミキサー５６には輝度信号［
相］、色信号＠、同期信号＠（水平同期信号のみ図示し
ている）が加えられこれらが合成されてビデオ信号とな
り、さらにＲＦ変調器５８（第４図参照）に供給される
。尚、音声インターフエイス回路５７はＣＰＵ３４から
の信号を利用して所定の期間音声発振回路を発振させる
もので、音声信号をＲＦ変調器５８へ人力するようにし
ている。

こうしてＲＦ変調された信号がテレビジヨン受像機のア
ンテナ端子に加えられ、ゲーム用パターンが映出される
訳である。

また第１１図は本発明の他の実施例を示したものである
。

第４図の実施例と異なるところは第４図のものはテレビ
画面の画素を２ビツトで構成したものであるのに対し、
第１１図のものは３ビツトで構成したものである。従つ
て第４図のものに比べてより多くの色表示ができる。第
１１図は第４図の回路にＲＯＭｌＯＯ、ＲＡＭｌＯｌを
追加し、これにともなつてゲート回路１０２、シフトレ
ジスタ１０３を追加したものである。

尚、コントロール回路１０４は第４図のデコーダ４０、
第１のコントロール回路４２および第２のコントロール
回路４３を総合したものであり、またデータセレクタ回
路１０５は第４図のデコーダ５１、ゲート回路５４およ
び第２のミキサー５５を総合したものである。そして点
線枠１０６をカートリツジ形式にして他のものと取換え
可能にして他の色々なゲームができるようにしたもので
ある。尚、１０６全体を取換えるのではなくＲＯＭｌＯ
Ｏを交換するようにしても良い。この第１１図の回路動
作を第１２図を参照して説明すると、例えばＲＡＭ３６
のデータが第１２図のａ−ｈのように出力されたとする
と、１に示すラツチ信号によつてラツチされ、クロツク
信号ｊによりシフトレジスタ４７の出力はｋに示す信号
となる。（尚、ラツチ信号１およびクロツク信号ｊはカ
ウンタ４５から供給される。）同様にシフトレジスタ４
８，１０３の出力をそれぞれ第１２図の１，ｍで表わす
。そして各シフトレジスタ４７，４８，１０３の出力Ｋ
，ｌ，ｍの信号はデータセレクト回路１０５のセレクト
入力となる。一方データセレクト回路１０５のデータ入
力には発振回路４４からの３．５８ＭＨｚを遅延回路５
３にて遅延した信号つまり１つはアース、他の入力とし
て赤Ｒ、緑Ｇ、青Ｂ、シアンＣ、マゼンタＭおよび黄Ｙ
の各位相の色信号が入る。上記遅延回路５３は実際には
複数の位相回路の並列回路からなり、各位相回路の移相
度は異なつている。第１表に示すように、 第８図Ｋ，ｌ，ｍの信号によつてその組合せにて上表の
各色のゲート信号を取出せるとするとデータセレクト１
０５によつて前記遅延出力の各々がゲートされ出力には
第８図ｎに示す位相の色信号が取出せる。

（第８図ｎにおいて、左からそれぞれ赤Ｒ、黄Ｙ、シア
ンＣ、マゼンタＭ、緑Ｇ、シアンＣ、赤′Ｒ、黄Ｙ、青
Ｂを示している）。データセレクタ１０５からの出力信
号（色信号）は、ミキサー回路５６でバースト信号、ミ
キサー４６からの複合同期信号および輝度信号と足し合
わされ、ミキサー５６の出力にはビデオ信号が得られる
。（尚、音声信号については説明を省略した）このビデ
オ信号は次段の変調器５８によつてＲＦ変調されてテレ
ビジヨン受像機１に供給される。

（実際はテレビジヨン受像機のアンテナ端子ノに供給さ
れる）。

こうしてテレビジヨン画面上にゲーム用のパターンが表
示される訳である。

尚、パターンはキーボード３１の操作によつて移動制御
等ができることは前にも述べた通りである。また第４図
の点線枠１０６で示すカートリツジ部分を他のゲーム用
のカートリツジと交換できるようにすれば色々なゲーム
を実行することができるものである。

尚、以上の説明では本発明をテレビゲーム装置を主体に
述べたが、ゲーム装置に限らず、テレビ教育機器等の他
の分野にも応用できることは言うまでもない。

本発明は以上述べた如き構成を成すもので、従来、白黒
のパターンで表示していたものをカラー化して表示でき
る様になつた。

このため白黒表示に比べ情報量が増し、ゲーム装置に適
用した場合その娯楽性を一層富んだものにすることが可
能である。

またカートリツジ部分１０６を差し換え可能にして他の
色々なゲームを楽しめるようにした場合、ゲームに応じ
て画面を自由にカラー化でき、ゲーム装置としての高級
化ができるという利点がある。

さらにゲート回路３９および１０２を設けたため表示用
ＲＡＭ３６，３８，ｌＯｌのデータがデータバスライン
でぶつかることがないため動作が安定している。

【図面の簡単な説明】

第１ａ図はテレビジヨン画面表示装置の一例であるとこ
ろのテレビゲーム装置を示す正面図、第１ｂ図は上記テ
レビゲーム装置に使用するキーボードを示す平面図、第
２図は従来のテレビジヨン画面表示装置を示す回路図、
第３図は第２図の回路動作を説明するためのタイムチヤ
ート、第４図は本発明のテレビジヨン画面表示装置の一
実施例を示す全体的な回路図、第５図は第４図中のデコ
ーダ４０、第１、第２のコントロール回路４２，４３お
よびゲート回路３９の具体的な一実施例を示す回路図、
第６図は第４図中のビデオ信号発生回路部分の具体的な
一実施例を示す回路図、第７図、第８図は本発明回路の
動作説明用の図、第９図、第１０図も同じく動作説明用
のタイムチヤート、第１１図は本発明のテレビジヨン画
面表示装置の他の実施例を示す回路図、第１２図は第１
１図の動作説明用のタイムチヤートである。 ３１−・・・・・キーボード、３３・・−・・・Ｉ／０
コントローラ、３４・・・・・・ＣＰＵ、３５，３６，
３８・・・・・・ＲＡＭ、３７・・・・・・ＲＯＭ、４
０・・・・・・デコーダ、４２，４３−・一・・・コン
トロール回路、３９・・・・・・ゲート回路（分離手段
）、４７，４８・・・・・・シフトレジスタ、５１・・
・・・・デコーダ、５３・・・・・・遅延回路、４４・
・・・・・発振回路、５４・・・・・・ゲート回路、５
５，５６・・・・・・ミキサー、５８・・・・・・ＲＦ
変調器、１００・・・・・・ＲＯＭ、１０１・・・・・
・ＲＡＭ、１０２・・・・・・ゲート回路（分離手段）
、１０３・・・・・・シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ テレビジョン受像機に接続することにより該テレビ
   ジョン受像機の画面上に情報を表示する装置で、テレビ
   ジョン画面は多数の画素にて成り、１画素毎に色をつけ
   るための１画素をｎビット（ｎは複数で整数）構成にし
   たものであつて、画面上に表示される情報のプログラム
   命令を貯えるリードオンリーメモリー（ＲＯＭ）と、上
   記ＲＯＭのプログラム命令を解読し実行するためのコン
   トロールプロセシングユニット（ＣＰＵ）と、 上記ＣＰＵの制御のもとにテレビジョン画面上に表示す
   るデータを貯える前記ビット数ｎと同じｎ個のランダム
   アクセスメモリー（ＲＡＭ）と、これらＲＯＭ、ＣＰＵ
   およびＲＡＭに接続するアドレスおよびデータバスライ
   ンと、テレビ画面に情報を表示するとき前記各ＲＡＭか
   ら同時にデータを出すための手段と、そのとき各ＲＡＭ
   から出されたデータがデータバスライン上でぶつからな
   いようにするための分離手段と、前記各ＲＡＭの出力か
   ら所定の色コードを抜き出し、この色コードから色信号
   を作り出すための手段と、前記ＲＡＭの出力から輝度信
   号を得るための手段と、バースト信号および水平、垂直
   同期信号を得るための手段と、前記色信号、輝度信号、
   バースト信号および水平、垂直同期信号を混合してビデ
   オ信号を得るための手段と、このビデオ信号をＲＦ変調
   する手段とを具備して成ることを特徴とするテレビジョ
   ン画面表示装置。 ２ 前記分離手段は、画面表示区間におけるＤＭＡＯＵ
   Ｔ要求信号の有無に基いて開閉するゲート回路であつて
   、画面表示区間は前記各ＲＡＭからそれぞれデータが出
   力されるように働くことを特徴とする特許請求の範囲第
   １項に記載のテレビジョン画面表示装置。 ３ 前記分離手段はｎ−１個設け、ｎ−１個の各ＲＡＭ
   とデータバスラインとの間に接続されたことを特徴とす
   る特許請求の範囲第１項、第２項に記載のテレビジョン
   画面表示装置。