JPS5931091A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPS5931091A
JPS5931091A JP14146182A JP14146182A JPS5931091A JP S5931091 A JPS5931091 A JP S5931091A JP 14146182 A JP14146182 A JP 14146182A JP 14146182 A JP14146182 A JP 14146182A JP S5931091 A JPS5931091 A JP S5931091A
Authority
JP
Japan
Prior art keywords
integrated circuit
ceramic substrate
hybrid integrated
snap
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14146182A
Other languages
Japanese (ja)
Inventor
池田 保一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14146182A priority Critical patent/JPS5931091A/en
Publication of JPS5931091A publication Critical patent/JPS5931091A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は、上部に混成集積回路が構成されたセラミッ
ク基板を放熱板上に固着した、混成集積回路装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a hybrid integrated circuit device in which a ceramic substrate on which a hybrid integrated circuit is constructed is fixed on a heat sink.

高出力用の混成集積回路装置は、熱放散をよくするため
に、放熱金属板の上にセラミック(一般にはアルミナ)
基板を低融点のはんだで固着している。
High-power hybrid integrated circuit devices are made of ceramic (generally alumina) on top of a heat-dissipating metal plate to improve heat dissipation.
The board is fixed with low melting point solder.

従来のこの種の混成集積回路装置は、第1図(A)及び
(B)に基体部の構成を示す平面図及び正面図のように
なっていた。(1)は下面に全面にメタライズ層が施さ
れ、上面にメタライズによる配線パターン(いづれも図
示は略する)が形成されたセラミック基板、(2)は放
熱金属板、(3)はこの放熱金属板上にセラミック基板
(1)を固着した低融点のはんだ層である。
A conventional hybrid integrated circuit device of this type has a plan view and a front view showing the structure of the base portion in FIGS. 1A and 1B. (1) is a ceramic substrate with a metallized layer on the entire bottom surface and a metalized wiring pattern (not shown) on the top surface, (2) is a heat dissipation metal plate, and (3) is this heat dissipation metal. This is a low melting point solder layer on which a ceramic substrate (1) is fixed.

上記従来の装置では、セラミック基板(1)は放熱金属
板(2)とは熱膨張係数が大きく異なっているため、集
積回路の動作時の発熱により、又は外部の機械的衝撃に
よってセラミック基板(1)に割れが発生し、不良品と
なる。発熱による場合、発熱源がセラミック基板(1)
の中心部にあるとすると、その割れは、図示のイ方向に
生じることが多い。このような不良発生の防止処置とし
て、セラミック基板(1)をあらかじめ、複数個の小片
に分割しておくことも考えられるが、これは、部品の点
数が多くなり、組立工数が増すことになり、また、組立
ての自動化が困難になるなどの問題がある。
In the conventional device described above, the ceramic substrate (1) has a significantly different coefficient of thermal expansion from the heat dissipation metal plate (2), so heat generation during operation of the integrated circuit or external mechanical shock may cause the ceramic substrate (1) to ) cracks occur, resulting in a defective product. If it is due to heat generation, the heat source is the ceramic substrate (1)
If the crack is located at the center of the hole, the crack will often occur in the direction A as shown in the figure. As a measure to prevent the occurrence of such defects, it may be possible to divide the ceramic substrate (1) into multiple small pieces in advance, but this would increase the number of parts and the number of assembly steps. In addition, there are problems such as difficulty in automating assembly.

このような問題に対処する先行技術として、第2図(A
)及び(B)に基体部の構成を平面図及び正面図で示す
ものがある。セラミック基板(4)には製作時に、あら
かじめ、中間部に割れを生じても支障のない個所に、上
面に■字形断面の溝からなるスナップライン(4a)、
(ab)を形成しである。セラミック基板(4)は放熱
金属板(2)上にはんだ属(3)により固着されている
As a prior art for dealing with such problems, Fig. 2 (A
) and (B) show the structure of the base part in a plan view and a front view. At the time of manufacturing, the ceramic substrate (4) is made with a snap line (4a) consisting of a groove with a ■-shaped cross section on the top surface, in a place where there will be no problem even if a crack occurs in the middle part.
(ab) is formed. The ceramic substrate (4) is fixed onto the heat dissipating metal plate (2) with solder (3).

この先行技術のものは、混成集積回路の動作時の発熱や
、外力の作用によってセラミック基板(4)に大きな応
力が生じても、スナップライン(4a)。
In this prior art, even if a large stress is generated in the ceramic substrate (4) due to heat generation during operation of the hybrid integrated circuit or the action of an external force, the snap line (4a) is maintained.

(4b罵に応力集中して割れが発生することになり、混
成集積回路に支障がないようにしている。すなわち、回
路構成上、このスナップライン(4a)、(4b)を横
切って電気接続が必要な場合には、あらかじめ、セラミ
ック基板(4)上に各素子を装着するときに、金属線、
金属棒などで接続しである。
(This is to prevent stress from concentrating on the snap lines (4b) and causing cracks, which will not affect the hybrid integrated circuit. In other words, due to the circuit configuration, electrical connections cannot be made across these snap lines (4a) and (4b). If necessary, metal wires,
Connect with metal rods, etc.

しかし、上記先行技術の装置では、セラミック基板の大
きさや形状、穴あけの具合によっては、割れがスナップ
ライン(4a ) 、 (4b )の外の箇所に発生す
ることがあり、割れが100%スナップライン(4a 
)+ (ab)に生じるように逃がされるとは限らない
ことが判明した。すなわち、基板割れは、応力集中の大
きいスルホールや基板端面の切欠き部から発生しやすく
、スナップライン(’aa)、(ab)の方が応力集中
が小さい場合は、スルホールや端面の切欠き部の方が先
に割れを発生することになる。
However, in the prior art device described above, cracks may occur at locations outside the snap lines (4a) and (4b) depending on the size and shape of the ceramic substrate and the manner of drilling, and cracks occur 100% of the time at the snap lines. (4a
) + (ab). In other words, substrate cracking is likely to occur at through-holes or notches on the edge of the substrate, where stress concentration is large, and if stress concentration is smaller at snap lines ('aa) and (ab), cracks may occur at through-holes or notches on the edge of the substrate. Cracks will occur first.

このように、先行技術の装置は、従来装置を改良してい
るが、完全ではなく、まだ問題を残している。
Thus, although prior art devices improve upon prior art devices, they are not perfect and still have problems.

この発明は、上記先行技術の装置をさらに改良したもの
で、セラミック基板上の中間位置に、割れを誘引するス
ナップラインを形成し、この基板に、スナップライン上
位置に貫通穴、又はスナップライン端位置の端面に切込
み部を設けるか、あるいは、これらの双方を設けること
により、基板割れが生じても確実にスナップラインに沿
って発生するようにし、不良品をなくし、信頼度の高い
混成集積回路装置を提供することを目的としている。
This invention is a further improvement on the prior art device described above, in which a snap line that induces cracking is formed at an intermediate position on a ceramic substrate, and a through hole is formed in the substrate at a position above the snap line or at the end of the snap line. By providing a notch on the end face of the position, or by providing both of these, even if a board crack occurs, it will occur reliably along the snap line, eliminating defective products and creating highly reliable hybrid integrated circuits. The purpose is to provide equipment.

第3図及び第4図はこの発明の一実施例による基体部の
構成を示す平面図及び正面図であり、(2) 。
FIGS. 3 and 4 are a plan view and a front view showing the structure of a base portion according to an embodiment of the present invention, (2).

(3) 、 (4a )、 (ab)は上記第2図の装
置と同一のものであり、説明は略する。セラミック基板
(5)には、製作時に形成されたスナップライン(4a
)、 (4b)上位前に、複数の貫通穴(6)が形成さ
れている。こうして、セラミック基板(5)に集積回路
の動作時の発熱による熱応力や外力が作用したとき、ス
ルホール部(図示は略す)などよりも、スナップライン
(4a)、 (4b)及び貫通穴(6)部に大きな応力
集中が生じ、基板(5)の強度の限界を超えると、スナ
ップライン(4a)、 (4b)部に割れが発生するよ
うにしている。スナップライン(4a)、(4b)に割
れが発生した場合、上記先行技術の装置と同様に、基板
(5)上の混成集積回路に支障をきたさないように1−
ている。
(3), (4a), and (ab) are the same as the apparatus shown in FIG. 2 above, and their explanation will be omitted. The ceramic substrate (5) has snap lines (4a) formed during manufacturing.
), (4b) A plurality of through holes (6) are formed in front of the upper layer. In this way, when thermal stress or external force due to heat generated during operation of the integrated circuit acts on the ceramic substrate (5), the snap lines (4a), (4b) and the through holes (6 ) If a large stress concentration occurs at the portions exceeding the strength limit of the substrate (5), cracks will occur at the snap lines (4a) and (4b). If cracks occur in the snap lines (4a) and (4b), similar to the prior art device described above, the 1-
ing.

第4図はこの発明の他の実施例による基体部の構成を示
す子図図及び正面図である。セラミック基板(7)には
、スナップライン(4a ) + (4b )端位置の
端面にそれぞれV字状の切込み部(8)を形成しである
。こうして、基板割れがスナップライン(4a ) 。
FIG. 4 is a child view and a front view showing the structure of a base portion according to another embodiment of the present invention. V-shaped notches (8) are formed in the end faces of the ceramic substrate (7) at the end positions of the snap lines (4a) + (4b). In this way, the substrate cracks form the snap line (4a).

(4b)部に誘引され、基板(7)の他の部分に基板割
れが生じることのないようにしている。
This is to prevent substrate cracking from occurring in other portions of the substrate (7) due to being attracted by the portion (4b).

なお、上記実施例ではスナップライン(4a)、 (4
1))は2条形成したが、必要により増減してもよい。
In addition, in the above embodiment, the snap lines (4a), (4
1)) Two strips were formed, but the number may be increased or decreased as necessary.

また、上記実施例では、スナップライン(4a ) 。Moreover, in the above embodiment, the snap line (4a).

(4b)に沿い、貫通穴(6)又は切欠き部(8)を設
けたが、場合により両方とも設けてもよい。
Although the through hole (6) or the notch (8) is provided along the line (4b), both may be provided depending on the case.

以上のように、この発明によれば、放熱金属板上にろう
付けしたセラミック基板に、あらかじめ、所定方向にス
ナップラインを形成し、このスナップライン上位置に貫
通穴を設けるか、又はスナップライン端位置の端面に切
込み部を設け、あるいは、これらの両方を設けたので、
熱ひずみや外部衝撃でセラミック基板に割れが生じるこ
とがあっても、確実にスナップラインに沿って割れるよ
うになり、集積回路組立工程を複雑化することなく、割
れによる混成集積回路としての致命的破損が回避され、
信頼度を高めることができる。
As described above, according to the present invention, a snap line is formed in advance in a predetermined direction on a ceramic substrate brazed onto a heat dissipating metal plate, and a through hole is provided at a position on the snap line, or a through hole is provided at the end of the snap line. Since a notch is provided on the end face of the position, or both of these are provided,
Even if a ceramic substrate cracks due to thermal strain or external impact, it will now crack reliably along the snap line, without complicating the integrated circuit assembly process, and preventing cracks from causing fatal damage to hybrid integrated circuits. damage is avoided,
Confidence can be increased.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)及び(B)は従来の混成集積回路装置の基
体部の構成を示す平面図及び正面図、第2図(A)及び
(B)は先行技術による基体部の構成を示す平面図及び
正面図、第3図(A)及び(B)はこの発明の一実施例
による基体部の構成を示す平面図及び正面図、第4図(
A)及び(B)はこの発明の他の実施例による基体部の
構成を示す平面図及び正面図である。 2・・放熱金属板、3・・・はんだ層、4a、 4b・
・・スナップライン、5・・セラミック基板、6・・・
貫通穴、7 ・セラミック基板、8・・・切込み部なお
、図中同一符号は同−又は相当部分を示す。 代理人 葛野信 −(外1名) 第1図 第2図
FIGS. 1(A) and (B) are a plan view and a front view showing the structure of the base part of a conventional hybrid integrated circuit device, and FIGS. 2(A) and (B) are the structure of the base part according to the prior art. A plan view and a front view, FIGS. 3A and 3B are a plan view and a front view, and FIG.
A) and (B) are a plan view and a front view showing the structure of a base portion according to another embodiment of the present invention. 2... Heat dissipation metal plate, 3... Solder layer, 4a, 4b.
...Snap line, 5...Ceramic substrate, 6...
Through hole, 7 - Ceramic substrate, 8... Cut portion Note that the same reference numerals in the drawings indicate the same or equivalent parts. Agent Makoto Kuzuno - (1 other person) Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 放熱金属板上にろう付は固着されたセラミック基板に混
成集積回路を構成したものにおいて、上記セラミック基
板には、表面に所定方向にスナップラインを形成し、少
なくとも、このスナップライン上位置に貫通穴を設ける
か、スナップライン端位置の端面に切込み部を設けるか
をし、スナップライン部の応力集中を増大したことを特
徴とする混成集積回路装置。
In a hybrid integrated circuit configured on a ceramic substrate that is brazed and fixed on a heat-dissipating metal plate, a snap line is formed on the surface of the ceramic substrate in a predetermined direction, and at least a through hole is formed at a position on the snap line. 1. A hybrid integrated circuit device characterized in that stress concentration at the snap line portion is increased by providing either a cut portion or a notch portion on the end face at the end position of the snap line portion.
JP14146182A 1982-08-12 1982-08-12 Hybrid integrated circuit device Pending JPS5931091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14146182A JPS5931091A (en) 1982-08-12 1982-08-12 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14146182A JPS5931091A (en) 1982-08-12 1982-08-12 Hybrid integrated circuit device

Publications (1)

Publication Number Publication Date
JPS5931091A true JPS5931091A (en) 1984-02-18

Family

ID=15292420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14146182A Pending JPS5931091A (en) 1982-08-12 1982-08-12 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPS5931091A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112263U (en) * 1984-06-25 1986-01-24 関西日本電気株式会社 Printed board
JPS6133461U (en) * 1984-07-30 1986-02-28 日本電気ホームエレクトロニクス株式会社 assembled printed wiring board
JPS6176987U (en) * 1984-10-25 1986-05-23
JPS6179558U (en) * 1984-10-31 1986-05-27

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568661A (en) * 1978-11-17 1980-05-23 Hitachi Ltd Structure for mounting power transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568661A (en) * 1978-11-17 1980-05-23 Hitachi Ltd Structure for mounting power transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112263U (en) * 1984-06-25 1986-01-24 関西日本電気株式会社 Printed board
JPS6133461U (en) * 1984-07-30 1986-02-28 日本電気ホームエレクトロニクス株式会社 assembled printed wiring board
JPS6176987U (en) * 1984-10-25 1986-05-23
JPS6179558U (en) * 1984-10-31 1986-05-27

Similar Documents

Publication Publication Date Title
JPS61502294A (en) High density IC module assembly
JPH09312357A (en) Semiconductor device
US5043796A (en) Isolating multiple device mount with stress relief
KR100719384B1 (en) Low profile interconnect structure and interconnecting method
JPH0777246B2 (en) Ceramics circuit board
US6893890B2 (en) Method of producing a light-emitting diode
US4862247A (en) Contact joint for semiconductor chip carriers
JPH0513504A (en) Vertical semiconductor interconnecting method and structure
KR950014677B1 (en) Integrated circuit mounting apparatus
JPS5931091A (en) Hybrid integrated circuit device
US4531285A (en) Method for interconnecting close lead center integrated circuit packages to boards
US5790386A (en) High I/O density MLC flat pack electronic component
JPH04188886A (en) Printed wiring board
JP2004247464A (en) Semiconductor device and manufacturing method therefor
JPS61138476A (en) Terminal assembly
JPH02111085A (en) Ferromagnetic magnetoresistance element
JP2002231761A (en) Electronic component and mounting body thereof
JPH08264566A (en) Package for mounting semiconductor element
JPS60160641A (en) Mounting of leadless package ic for board
JPS62155525A (en) Hybrid integrated circuit
JPH0219978B2 (en)
JPS61253826A (en) Semiconductor device and manufacture thereof
JP2022086084A (en) Method for manufacturing electronic circuit device
JPS62281453A (en) Chip carrier module
JPS6024093A (en) Method of producing ceramic circuit board