JPS5930339B2 - hysteresis circuit - Google Patents

hysteresis circuit

Info

Publication number
JPS5930339B2
JPS5930339B2 JP52009107A JP910777A JPS5930339B2 JP S5930339 B2 JPS5930339 B2 JP S5930339B2 JP 52009107 A JP52009107 A JP 52009107A JP 910777 A JP910777 A JP 910777A JP S5930339 B2 JPS5930339 B2 JP S5930339B2
Authority
JP
Japan
Prior art keywords
transistor
current
collector
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52009107A
Other languages
Japanese (ja)
Other versions
JPS5394172A (en
Inventor
登史 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP52009107A priority Critical patent/JPS5930339B2/en
Publication of JPS5394172A publication Critical patent/JPS5394172A/en
Publication of JPS5930339B2 publication Critical patent/JPS5930339B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は集積回路で容易に構成できるヒステリシス回路
に関し、特に回路構成簡単にして高安定に動作するもの
を提案せんとするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a hysteresis circuit that can be easily configured using an integrated circuit, and particularly aims to provide a hysteresis circuit that has a simple circuit configuration and operates with high stability.

本発明ヒステリシス回路は例えばインチグレイテッド・
インジェクション・ロジック(Integr−ated
Injection Logic :以下■2Lと
略称する)プロセスを用いた場合に好適な回路構成に関
するものである。
The hysteresis circuit of the present invention is, for example, inch-rated.
Injection logic
This invention relates to a suitable circuit configuration when using the Injection Logic (hereinafter abbreviated as 2L) process.

この■2Lプロセスは、素子分離が一切不要であって負
荷素子を非常に小さく作ることができると共にマスクが
少なくてすみ、通常のICプロセスに比較して非常に少
ない、即ち約半分の製造工程で製作することができるた
め、その価格は非常に廉価なものとなる。
This 2L process does not require any element isolation, making it possible to make load elements very small, and requires fewer masks, and requires only about half the manufacturing steps compared to a normal IC process. Since it can be manufactured, its price is very low.

又、この■2LプロセスはPNP形トランジスタから他
の各トランジスタへ電流を注入するように構成されてい
るためICチップの大きさが小さくなるという特徴を有
している。
Furthermore, this 2L process is characterized in that the size of the IC chip is reduced because it is constructed so that current is injected from the PNP transistor to each other transistor.

先ず以下に第1図を参照して本発明ヒステリシス回路の
基本原理について説明しよう。
First, the basic principle of the hysteresis circuit of the present invention will be explained below with reference to FIG.

1は第1のトランジスタ、2は第2のトランジスタ、3
は第3のトランジスタ及び4は第4のトランジスタであ
り、これ等は全てエミッタ接地形であって、順に縦続接
続されている。
1 is the first transistor, 2 is the second transistor, 3
is a third transistor and 4 is a fourth transistor, all of which have emitter grounding, and are connected in cascade in order.

即ち、第1のトランジスタ1のコレクタは第2のトラン
ジスタ2のベースに接続され、第2のトランジスタ2の
コレクタは第3のトランジスタ3のベースに接続され、
第3のトランジスタ3のコレクタは第4のトランジスタ
4のベースに接続され、更に第4のトランジスタ4のコ
レクタは第1のトランジスタ1のベースに接続される。
That is, the collector of the first transistor 1 is connected to the base of the second transistor 2, the collector of the second transistor 2 is connected to the base of the third transistor 3,
The collector of the third transistor 3 is connected to the base of the fourth transistor 4, and the collector of the fourth transistor 4 is further connected to the base of the first transistor 1.

10は入力電流を供給する電流源であり、ここから第1
のトランジスタ1のベースに入力電流が供給される。
10 is a current source that supplies an input current, from which the first
An input current is supplied to the base of transistor 1 of .

5は第1の電流源であり、第1のトランジスタ1のコレ
クタと電源子Bとの間に接続され、第1のトランジスタ
1に定電流11を供給している。
A first current source 5 is connected between the collector of the first transistor 1 and the power source B, and supplies a constant current 11 to the first transistor 1.

6は第2の電流源であり、第2のトランジスタ2のコレ
クタと電源子Bとの間に接続され、第2のトランジスタ
2に定電流■2を供給している。
A second current source 6 is connected between the collector of the second transistor 2 and the power source B, and supplies a constant current 2 to the second transistor 2.

7は第3の電流源であり、第3のトランジスタ3のコレ
クタと電源子Bとの間に接続され、第3のトランジスタ
3に定電流■3を供給している。
A third current source 7 is connected between the collector of the third transistor 3 and the power source B, and supplies a constant current 3 to the third transistor 3.

又、8,9は夫々ダイオードであり、第1のトランジス
タ1のベース・エミッタ間に接続されると共に、第4の
トランジスタ4のベース・エミッタ間に接続される。
Further, 8 and 9 are diodes, respectively, which are connected between the base and emitter of the first transistor 1 and between the base and emitter of the fourth transistor 4.

そして、ダイオード8とトランジスタ1及びダイオード
9とトランジスタ4とは夫々カレントミラー回路を構成
している。
The diode 8 and the transistor 1 and the diode 9 and the transistor 4 each constitute a current mirror circuit.

ところで、ここでは定電流■1.■2及びI3を第1、
第2及び第3の電流源にて供給するようにしたが、これ
は第1、第2及び第3のトランジスタL2,3のエミッ
タ面積をかえることにより定電流■1.■2.■3を設
定するようにしても良い。
By the way, here, constant current ■1. ■2 and I3 first,
The second and third current sources are used to supply the constant current. ■2. ■3 may be set.

次に、上述したこのヒステリシス回路の動作を第2図を
も参照して具体的に説明しよう。
Next, the operation of the above-mentioned hysteresis circuit will be explained in detail with reference to FIG.

第2図は第1のトランジスタ1のベースに供給される入
力電流を横軸にとり、第1、第2及び第3のトランジス
タ1,2及び3に流れる電流を縦軸に取って、ヒステリ
シス回路の電流特性を表わしたものである。
In Figure 2, the horizontal axis represents the input current supplied to the base of the first transistor 1, and the vertical axis represents the currents flowing through the first, second, and third transistors 1, 2, and 3, and the hysteresis circuit is This shows the current characteristics.

即ち、今、電流源10から供給される入力電流がOであ
る時には第1のトランジスタ1はオフ、第2のトランジ
スタ2はオン、第3のトランジスタ3はオフであって、
ダイオード9には第3の電流源7から供給される電流工
、が流れ、ダイオード9に流れる電流と第4のトランジ
スタ4のコレクタに流れる電流とは等しく設定されてい
る。
That is, when the input current supplied from the current source 10 is O, the first transistor 1 is off, the second transistor 2 is on, and the third transistor 3 is off.
A current supplied from the third current source 7 flows through the diode 9, and the current flowing through the diode 9 and the current flowing through the collector of the fourth transistor 4 are set to be equal.

そして、電流源10からの入力電流Iinが曲線20に
沿って徐々に増加してゆき、Iinがトランジスタ4の
コレクタに流れる電流■3になる迄は第1のトランジス
タ1は継続してオフのままである。
Then, the input current Iin from the current source 10 gradually increases along the curve 20, and the first transistor 1 continues to remain off until Iin reaches the current ■3 flowing to the collector of the transistor 4. It is.

そして、時刻t1においてIin”I3となると第1の
トランジスタ1ははじめてオンとなり、入力電流Iin
が徐々に下降するとIinが13に等しくなってもその
ままオンであるが、時刻t2においてIinが11と等
しくなった時にはじめてオフとなる。
Then, when Iin''I3 at time t1, the first transistor 1 turns on for the first time, and the input current Iin
When Iin gradually decreases, it remains on even when Iin becomes equal to 13, but it turns off only when Iin becomes equal to 11 at time t2.

従って、第1のトランジスタ1のコレクタに現われる電
圧波形は第3図に示すように変化し、これは電流ヒステ
リシス特性を有するものとなる。
Therefore, the voltage waveform appearing at the collector of the first transistor 1 changes as shown in FIG. 3, and has current hysteresis characteristics.

従って、電流源5,6,7から第1のトランジスタ1、
第2のトランジスタ2、第3のトランジスタ3のコレク
タに供給される電流■1.■2.■3を外付抵抗(図示
せず)で決定させておけば、第3図に示すヒステリシ久
特性の電流値は頗る安定に決まる。
Therefore, from the current sources 5, 6, 7, the first transistor 1,
Current supplied to the collectors of the second transistor 2 and the third transistor 3 ■1. ■2. If (1) 3 is determined by an external resistor (not shown), the current value of the hysteresis characteristic shown in FIG. 3 is extremely stable.

本発明ヒステリシス回路はその具体応用例として、例え
ば第4図のように発振器を構成することができる。
As a specific application example, the hysteresis circuit of the present invention can be configured as an oscillator as shown in FIG. 4, for example.

以下に、この発振器について説明するも、第1図に対応
する部分については同一符号を付して説明しよう。
In the following, this oscillator will be explained, and parts corresponding to those in FIG. 1 will be described with the same reference numerals.

即ち、エミッタ接地形トランジスタ1,2,3が縦続接
続され、それぞれのコレクタは電流源5,6,7となる
マルチコレクタトランジスタ25の複数のコレクタに夫
々接続される。
That is, grounded emitter transistors 1, 2, and 3 are connected in cascade, and their respective collectors are connected to a plurality of collectors of multi-collector transistors 25 serving as current sources 5, 6, and 7, respectively.

トランジスタ25のベースは接地され、そのエミッタは
電流源28を介して電源十Bに接続され、トランジスタ
25から第1のトランジスタ1、第2のトランジスタ2
、第3のトランジスタ3のコレクタに定電流が供給され
るように成されている。
The base of the transistor 25 is grounded, and the emitter is connected to the power supply 1B via a current source 28, and the transistor 25 is connected to the first transistor 1 and the second transistor 2.
, a constant current is supplied to the collector of the third transistor 3.

第3のトランジスタ3のコレクタは、第1図のダイオー
ド9に対応するトランジスタ21のコレクタに接続され
ると共にそのベースに接続され、そのエミッタは接地さ
れる。
The collector of the third transistor 3 is connected to the collector of the transistor 21 corresponding to the diode 9 in FIG. 1, and also to its base, and its emitter is grounded.

又、トランジスタ21のベースは第1図における第4の
トランジスタ4に対応するトランジスタ22のベースに
接続され、その一方のコレクタはトランジスタ25・の
コレクタ及びトランジスタ23のベースに接続され、そ
の他方のコレクタは第1のトランジスタ1のベースに接
続される。
Further, the base of the transistor 21 is connected to the base of the transistor 22 corresponding to the fourth transistor 4 in FIG. is connected to the base of the first transistor 1.

トランジスタ24は第1図のダイオード8に対応して設
けられており、そのベース及びコレクタは第1のトラン
ジスタ1のベースに接続されると共に発振用素子として
のコイル27の一端に接続され、そのエミッタは接地さ
れる。
The transistor 24 is provided corresponding to the diode 8 shown in FIG. is grounded.

コイル27はこれと直列接続された同じく発振用素子と
しての抵抗器26を介して電源十Bに接続され、その接
続中点はトランジスタ23のコレクタに接続され・、そ
のエミッタは接地される。
The coil 27 is connected to a power source 1B via a resistor 26, also an oscillation element, which is connected in series with the coil 27, and its connection midpoint is connected to the collector of the transistor 23, and its emitter is grounded.

そして、ここでは第1のトランジスタ1及びダイオード
接続されたトランジスタ24とでカレントミラー回路が
構成され、又第4のトランジスタに相当するトランジス
タ22及びダイオード接続されたトランジスタ21に於
いてもカレントミラー回路が構成されている。
Here, the first transistor 1 and the diode-connected transistor 24 constitute a current mirror circuit, and the transistor 22 corresponding to the fourth transistor and the diode-connected transistor 21 also constitute a current mirror circuit. It is configured.

次に、第5図及び第6図をも参照してこの発振器の動作
について説明しよう。
Next, the operation of this oscillator will be explained with reference to FIGS. 5 and 6.

第5図は第4図における発振用素子としてのコイル27
に流れる電流ILの波形図であり、第6図はトランジス
タ23のコレクタ電圧波形図である。
Figure 5 shows the coil 27 as the oscillation element in Figure 4.
6 is a waveform diagram of the current IL flowing in the transistor 23, and FIG. 6 is a collector voltage waveform diagram of the transistor 23.

この電流ILは曲線30に沿って漸次増加し;時刻t1
において第3のトランジスタ3のコレクタに供給される
電流■3と等しくなるとトランジスタ1はオフからオン
となり、これによってトランジスタ23は同様にオフか
らオンとなる。
This current IL gradually increases along the curve 30; time t1
When the current becomes equal to the current 3 supplied to the collector of the third transistor 3, the transistor 1 changes from off to on, and thereby the transistor 23 similarly changes from off to on.

次にコイル27に流れる電流ILが曲線30に沿って漸
次減少すると時刻t2に到る迄はトランジスタ23はオ
ンのままであり、時刻t2において電流ILが第1のト
ランジスタ1に流れる電流■1と等しくなるとトランジ
スタ23はオフとなる。
Next, when the current IL flowing through the coil 27 gradually decreases along the curve 30, the transistor 23 remains on until reaching time t2, and at time t2, the current IL changes to the current ■1 flowing through the first transistor 1. When they become equal, the transistor 23 is turned off.

その後、電流ILが曲線30に沿って漸次増加すると時
刻t3においてトランジスタ23はオンとなり、電流I
Lが漸次減少して第1のトランジスタ1に流れる電流1
1と等しくなる迄はトランジスタ23はオンのままとな
る。
Thereafter, when the current IL gradually increases along the curve 30, the transistor 23 is turned on at time t3, and the current I
Current 1 flowing through the first transistor 1 as L gradually decreases
Transistor 23 remains on until it becomes equal to 1.

従って、時刻t□とt2との間の経過時間をTo及び時
刻t2とt3との間の経過時間をT2とすると、トラン
ジスタ23のコレクタには周期T二T1+T2の発振出
力信号が得られる。
Therefore, assuming that the elapsed time between time t□ and t2 is To and the elapsed time between time t2 and t3 is T2, an oscillation output signal with a period of T2T1+T2 is obtained at the collector of the transistor 23.

又、発振用素子としてのコイル27のリアクタンスをL
1第1及び第3のトランジスタ1,3に流れる電流を1
1.I3、電源子Bの電圧をvcc1トランジスタ24
のベース・エミッタ間電圧をVbeとすれば、発振周波
数fは次の(1)式で表わされる。
Also, the reactance of the coil 27 as an oscillation element is L.
1 The current flowing through the first and third transistors 1 and 3 is 1
1. I3, the voltage of power supply element B is set to vcc1 transistor 24
If the base-emitter voltage of is Vbe, the oscillation frequency f is expressed by the following equation (1).

更に、本発明ヒステリシス回路は第7図及び第8図に示
すように発振用素子としてコイル及び抵抗器を用いて発
振器を構成することもできる。
Furthermore, the hysteresis circuit of the present invention can also constitute an oscillator using a coil and a resistor as oscillation elements, as shown in FIGS. 7 and 8.

即ち、第7図に示す回路は、第4図の回路において抵抗
器26とコイル27との接続中点と接地との**間に電
圧分割用抵抗器32を接続し、電源子Bの電圧を抵抗器
26と抵抗器32とで分割して低下させた後、コイル2
7とトランジスタ23とに供給している。
That is, the circuit shown in FIG. 7 is the same as the circuit shown in FIG. After dividing the voltage by resistor 26 and resistor 32 and lowering it, coil 2
7 and transistor 23.

このように構成することにより、上述した(1)式にお
いてVccが低下するので発振周波数はVbeの影響を
少なくすることができる。
With this configuration, Vcc is lowered in the above-mentioned equation (1), so that the influence of Vbe on the oscillation frequency can be reduced.

尚、この場合には電源電圧を抵抗器を用いて分割して低
下させたが、これは電源電圧を単に低下させるようにし
ても良く、この場合にも同様にしてその発振周波数にお
けるVbeの影響を少なくすることができる。
Note that in this case, the power supply voltage was lowered by dividing it using resistors, but this may be done by simply lowering the power supply voltage, and in this case, the effect of Vbe on the oscillation frequency is can be reduced.

又、第8図に示す回路は第4図の回路においてコイル2
7に直列にツェナーダイオード33を接続し、ツェナー
ダイオード33の他端をトランジスタ24のコレクタ及
びベースに接続するようにしている。
In addition, the circuit shown in FIG. 8 is the circuit shown in FIG.
A Zener diode 33 is connected in series with the transistor 7, and the other end of the Zener diode 33 is connected to the collector and base of the transistor 24.

このように構成することにより、ツェナーダイオード3
3の両端電圧をVzとしVz>Vbeとすると発振周波
数fは次の(2)式で表わされる。
With this configuration, the Zener diode 3
3, where Vz is the voltage across Vz and Vz>Vbe, the oscillation frequency f is expressed by the following equation (2).

そして、ここでツェナーダイオード33を種々選定して
Vzを設定すれば、発振出力信号の導通角を弯えること
ができる。
Then, by selecting various Zener diodes 33 and setting Vz, the conduction angle of the oscillation output signal can be increased.

又、トランジスタ24のベース・エミッタ間電圧Vbe
の温度特性を補償するようにツェナーダイオード33の
特性を選定すれば、この発振器の発振周波数は温度特性
による影響を逃がれることができる。
Further, the base-emitter voltage Vbe of the transistor 24
If the characteristics of the Zener diode 33 are selected to compensate for the temperature characteristics of the oscillator, the oscillation frequency of this oscillator can be freed from the influence of the temperature characteristics.

更に、本発明ヒステリシス回路は第9図に示すように発
振用素子として抵抗器及びコンデンサを用いて発振器を
構成することもできる。
Furthermore, the hysteresis circuit of the present invention can also constitute an oscillator using resistors and capacitors as oscillation elements, as shown in FIG.

即ち、この場合は電源子Bと接地との間に抵抗器26と
コンデンサ34とを直列に接続し、その接続中点を直接
トランジスタ23のコレクタに接続すると共に抵抗器3
5を介してトランジスタ1のベースに接続したものであ
る。
That is, in this case, the resistor 26 and the capacitor 34 are connected in series between the power supply element B and the ground, and the midpoint of the connection is directly connected to the collector of the transistor 23, and the resistor 3
5 to the base of transistor 1.

このように構成することにより、第1のトランジスタ1
、第2のトランジスタ2、第3のトランジスタ3によっ
て順次増巾された出力は抵抗器26.35、コンデンサ
34によって第1のトランジスタ1に帰還され発振器が
構成される。
With this configuration, the first transistor 1
, the second transistor 2, and the third transistor 3, and the output is fed back to the first transistor 1 through the resistor 26, 35 and the capacitor 34, thereby forming an oscillator.

従って、トランジスタ23のコレクタ電圧は第10図の
ように時刻T1の周期を以って変化し、これは; 発振
出力として取り出される。
Therefore, the collector voltage of the transistor 23 changes with the period of time T1 as shown in FIG. 10, and this is taken out as an oscillation output.

ここで、コンデンサ34の容量をC1抵抗器2′6゜3
5の抵抗値をR1,R2、電源子Bの電圧をVcc1第
1のトランジスタ1及び3に流れる電流を11及び■3
とすると、第10図に示す発振出力信号ν の周期T、
は次の(3)式で表わされる。
Here, the capacitance of the capacitor 34 is set to C1 resistor 2'6゜3.
The resistance values of 5 are R1 and R2, the voltage of power supply element B is Vcc1, the current flowing through the first transistors 1 and 3 is 11 and 3
Then, the period T of the oscillation output signal ν shown in FIG.
is expressed by the following equation (3).

更に、本発明ヒステリシス回路は第11図に示すように
発振用素子として抵抗器及びコンデンサを用いて単安定
マルチバイブレータを構成することもできる。
Furthermore, the hysteresis circuit of the present invention can also constitute a monostable multivibrator using resistors and capacitors as oscillation elements, as shown in FIG.

即ち、この場合は第9図に示す回路において、トランジ
スタ22の一方のコレクタを抵抗器36を介してトリガ
入力端子37に接続するように構成し、この端子37か
ら方形波のトリガパルス38を供給している。
That is, in this case, in the circuit shown in FIG. 9, one collector of the transistor 22 is connected to a trigger input terminal 37 via a resistor 36, and a square wave trigger pulse 38 is supplied from this terminal 37. are doing.

次に、この回路における抵抗器26に流れる電流Iの波
形を第12図に示し、トリガパルス38を第13図に示
し、トランジスタ23のコレクタ電圧波形を第14図に
示す。
Next, the waveform of the current I flowing through the resistor 26 in this circuit is shown in FIG. 12, the trigger pulse 38 is shown in FIG. 13, and the collector voltage waveform of the transistor 23 is shown in FIG. 14.

即ち、時刻t1とt2との間に端子37にトリガパルス
38が供給されるとこの回路のヒステリシス特性によっ
て、トランジスタ23のコレクタには時刻t0とt3と
の間に出力パルス電圧が得られることが理解されよう。
That is, when the trigger pulse 38 is supplied to the terminal 37 between times t1 and t2, an output pulse voltage can be obtained at the collector of the transistor 23 between times t0 and t3 due to the hysteresis characteristics of this circuit. be understood.

上述した本発明ヒステリシス回路を応用した発振器等は
次のような種々の特徴を挙げることができる。
The oscillator and the like to which the above-described hysteresis circuit of the present invention is applied have the following various features.

先ず、■2Lプロセスを用いて製作した場合には、通常
のICプロセスに比較して非常に少ない約半分の製造工
程で製作することができるため、その価格は非常に廉価
なものとなる。
First of all, when manufactured using the 2L process, it can be manufactured in about half the manufacturing steps, which is much fewer than that of a normal IC process, so the price is very low.

又、電源電圧を低く選定することができるので低電力で
使用することができる。
Furthermore, since the power supply voltage can be selected low, it can be used with low power.

更に、外付部品の数を少なくして構成できるのでこれに
よって決定される発振周波数を高安定にすることができ
る。
Furthermore, since the number of external parts can be reduced, the oscillation frequency determined thereby can be made highly stable.

斯くして、本発明ヒステリシス回路によれば、第1、第
2、第3及び第4のエミッタ接地形トランジスタを順に
縦続接続し、第1、第2及び第3のトランジスタのコレ
クタに夫々■1.I2、及びI3の電流源を接続し、第
4のトランジスタのコレクタを第1のトランジスタのベ
ースに接続すると。
Thus, according to the hysteresis circuit of the present invention, the first, second, third and fourth grounded emitter transistors are connected in cascade in order, and the collectors of the first, second and third transistors are connected to .. When the current sources of I2 and I3 are connected and the collector of the fourth transistor is connected to the base of the first transistor.

共に、第1及び第4のトランジスタのベース・エミッタ
間に夫々ダイオードを接続し、第1のトランジスタのベ
ースに入力電流が供給されるようにしたので、■2Lプ
ロセスを用いて製作した場合には特に効果的に回路構成
簡単にして低電力で使用。
In both cases, diodes were connected between the base and emitter of the first and fourth transistors, respectively, so that the input current was supplied to the base of the first transistor, so when manufactured using the 2L process, Particularly effective for easy circuit configuration and low power use.

できると共に、高安定に動作させることができる。It is possible to operate with high stability.

又、本発明ヒステリシス回路を発振用素子として抵抗器
、コイル及びコンデンサを用いて発振器に応用した場合
には、外付部品の数を少なくして構成できるのでこれに
よって決定される発振周波数を高安定に設定することが
できる。
Furthermore, when the hysteresis circuit of the present invention is applied to an oscillator using a resistor, a coil, and a capacitor as oscillation elements, the oscillation frequency determined by this can be made highly stable because the number of external parts can be reduced. Can be set to .

更に、本発明ヒステリシス回路を単安定マルチバイブレ
ークに応用した場合にも回路構成簡単にして高安定に動
作させることができる。
Furthermore, even when the hysteresis circuit of the present invention is applied to a monostable multi-bibreak, the circuit structure can be simplified and highly stable operation can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明ヒステリシス回路の基本構成を示す回路
図、第2図及び第3図は第1図の動作説明に供する波形
図、第4図は本発明ヒステリシス回路を応用した発振器
の回路図、第5図及び第6図は第4図の動作説明に供す
る波形図、第7図、第8図及び第9図は同様に本発明ヒ
ステリシス回路を応用した発振器の回路図、第10図は
第9図の動作説明に供する波形図、第11図は本発明ヒ
ステリシス回路を応用した単安定マルチバイブレータの
回路図、第12図、第13図及び第14図は第11図の
動作説明に供する波形図である。 L2,3及び4は夫々第1、第2、第3及び第4のエミ
ッタ接地形トランジスタ、5,6及び7は第1、第2及
び第3の電流源、8,9はダイオードである。
Fig. 1 is a circuit diagram showing the basic configuration of the hysteresis circuit of the present invention, Figs. 2 and 3 are waveform diagrams for explaining the operation of Fig. 1, and Fig. 4 is a circuit diagram of an oscillator to which the hysteresis circuit of the present invention is applied. , FIGS. 5 and 6 are waveform diagrams for explaining the operation of FIG. 4, FIGS. 7, 8, and 9 are circuit diagrams of an oscillator to which the hysteresis circuit of the present invention is applied, and FIG. 10 is a waveform diagram for explaining the operation of FIG. Figure 9 is a waveform diagram for explaining the operation, Figure 11 is a circuit diagram of a monostable multivibrator to which the hysteresis circuit of the present invention is applied, and Figures 12, 13 and 14 are for explaining the operation of Figure 11. FIG. L2, 3 and 4 are first, second, third and fourth emitter grounded transistors, 5, 6 and 7 are first, second and third current sources, and 8 and 9 are diodes.

Claims (1)

【特許請求の範囲】[Claims] 1 第1、第2、第3及び第4のエミッタ接地形トラン
ジスタを順に縦続接続し、上記第1、第2及び第3のト
ランジスタのコレクタに夫々■1゜I2及びI3の電流
が流れる第1、第2及び第3の電流源を接続すると共に
、上記第4のトランジスタのコレクタを上記第1のトラ
ンジスタのベースに接続し、上記第1及び第4のトラン
ジスタのベース・エミッタ間に夫々ダイオードを接続し
、上記第1のトランジスタのベースに入力電流が供給さ
れるようにして成るヒステリシス回路。
1 First, second, third, and fourth emitter grounded transistors are connected in cascade in order, and currents of 1°I2 and I3 flow through the collectors of the first, second, and third transistors, respectively. , the second and third current sources are connected, the collector of the fourth transistor is connected to the base of the first transistor, and a diode is connected between the base and emitter of the first and fourth transistors, respectively. a hysteresis circuit connected to the base of the first transistor such that an input current is supplied to the base of the first transistor;
JP52009107A 1977-01-28 1977-01-28 hysteresis circuit Expired JPS5930339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52009107A JPS5930339B2 (en) 1977-01-28 1977-01-28 hysteresis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52009107A JPS5930339B2 (en) 1977-01-28 1977-01-28 hysteresis circuit

Publications (2)

Publication Number Publication Date
JPS5394172A JPS5394172A (en) 1978-08-17
JPS5930339B2 true JPS5930339B2 (en) 1984-07-26

Family

ID=11711395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52009107A Expired JPS5930339B2 (en) 1977-01-28 1977-01-28 hysteresis circuit

Country Status (1)

Country Link
JP (1) JPS5930339B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446313A (en) * 1988-07-22 1989-02-20 Toko Inc Monostable multivibrator

Also Published As

Publication number Publication date
JPS5394172A (en) 1978-08-17

Similar Documents

Publication Publication Date Title
US4611136A (en) Signal delay generating circuit
JPS6375572A (en) Voltage comparing circuit
JPH0255968B2 (en)
JPS5930339B2 (en) hysteresis circuit
US5841306A (en) Pulse generator for generating output pulse of a predetermined width
JPS6258009B2 (en)
JPS5912821Y2 (en) oscillator
JPS641774Y2 (en)
JPS5842886B2 (en) constant voltage device
JP2874453B2 (en) One-shot multivibrator
JPS58976Y2 (en) transistor nobias warmer
JPS5929397Y2 (en) monostable circuit
JPS60142711A (en) Constant current generating circuit
JP2966428B2 (en) Micro current source
JPS5847094B2 (en) oscillation circuit
JPS5821235Y2 (en) Tongue anti-multi vibrator
JPS6193714A (en) Duty converting circuit
JPS59171204A (en) Bias circuit
JPH05160690A (en) Oscillator
JPS601779B2 (en) pulse circuit
JPS5826852B2 (en) Constant amplitude ramp voltage generation circuit
JPS5826694B2 (en) Hatsushin Cairo
JPS63178309A (en) Current bias circuit
JPH0259485B2 (en)
JPH0346848B2 (en)