JPS5929397Y2 - monostable circuit - Google Patents

monostable circuit

Info

Publication number
JPS5929397Y2
JPS5929397Y2 JP1977058872U JP5887277U JPS5929397Y2 JP S5929397 Y2 JPS5929397 Y2 JP S5929397Y2 JP 1977058872 U JP1977058872 U JP 1977058872U JP 5887277 U JP5887277 U JP 5887277U JP S5929397 Y2 JPS5929397 Y2 JP S5929397Y2
Authority
JP
Japan
Prior art keywords
voltage
transistor
power supply
input
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977058872U
Other languages
Japanese (ja)
Other versions
JPS53153842U (en
Inventor
豊 山平
Original Assignee
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沖電気工業株式会社 filed Critical 沖電気工業株式会社
Priority to JP1977058872U priority Critical patent/JPS5929397Y2/en
Publication of JPS53153842U publication Critical patent/JPS53153842U/ja
Application granted granted Critical
Publication of JPS5929397Y2 publication Critical patent/JPS5929397Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ)産業上の利用分野 この考案は、入力信号を所定時間幅の出力信号に変換す
る単安定回路に関する。
[Detailed description of the invention] (a) Industrial application field This invention relates to a monostable circuit that converts an input signal into an output signal of a predetermined time width.

(ロ)従来技術 従来の単安定回路は第1図に示されるよう構成されるの
が普通である。
(B) Prior Art A conventional monostable circuit is usually constructed as shown in FIG.

すなわち、第1、第2のトランジスタ11.12と、コ
ンデンサ13と、抵抗14〜16とからなっている。
That is, it consists of first and second transistors 11, 12, a capacitor 13, and resistors 14-16.

そして、直流電圧が加えられる2個の電源端子と、入力
端子と、出力端子とが備えられている。
It is provided with two power supply terminals to which DC voltage is applied, an input terminal, and an output terminal.

通常トランジスタ11はオフ、トランジスタ12はオン
の状態にあり、コンデンサ13は充電された状態にある
Normally, transistor 11 is off, transistor 12 is on, and capacitor 13 is charged.

入力信号が入力されると、コンデンサ13を通してトラ
ンジスタ12がオフになり、その結果トランジスタ11
がオンになる。
When an input signal is input, transistor 12 is turned off through capacitor 13, and as a result, transistor 11 is turned off.
is turned on.

この状態でコンデンサ13の放電が行われ、コンデンサ
13と抵抗15の値で決まる所定の間開後にトランジス
タ12がオンして再び最初の状態に戻る。
In this state, the capacitor 13 is discharged, and after a predetermined period determined by the values of the capacitor 13 and the resistor 15, the transistor 12 is turned on and the initial state is returned again.

したがってコンデンサ13が通常充電されているため、
電源にノイズが発生した場合誤動作し、さらに初期電源
投入時にトランジスタ11がオン、トランジスタ12が
オフの状態となることがあり、誤出力が生じるという欠
点がある。
Therefore, since the capacitor 13 is normally charged,
If noise occurs in the power supply, it will malfunction, and furthermore, when the power is initially turned on, the transistor 11 may be on and the transistor 12 may be off, resulting in an erroneous output.

また、電源電圧の変動や周囲温度の変化に弱いという欠
点もある。
Another drawback is that it is susceptible to fluctuations in power supply voltage and changes in ambient temperature.

さらに、この単安定回路を実際に使用する際、入力側の
機器と出力側の機器とを結ぶ信号線を切断してそれらの
各々に入力端子と出力端子とを接続しなけれはならない
という不便もある。
Furthermore, when actually using this monostable circuit, there is the inconvenience of having to cut the signal line connecting the input side equipment and the output side equipment and connect the input terminal and output terminal to each of them. be.

(ハ) 目 的 この考案は、電源ノイズに強く、初期電源投入時の問題
も解消し、電源電圧変動や周囲温度変化に対して動作が
安定であり、しかも使用する際に信号線を切断する必要
などなく、使い勝手の優れた単安定回路を提供すること
を目的とする。
(c) Purpose This invention is resistant to power supply noise, eliminates problems during initial power-on, operates stably against power supply voltage fluctuations and ambient temperature changes, and also allows signal lines to be disconnected during use. The purpose is to provide a monostable circuit that is unnecessary and easy to use.

に)構成 この考案による単安定回路は、直流電圧が加えられる2
個の電源端子と、入力端子と出力端子とを兼用する入出
力端子と、前記電源端子に接続され、前記直流電圧から
基準電圧を作る基準電圧発生回路と、前記2個の電源端
子の一方と入出力端子との間に接続され、抵抗とコンデ
ンサとを直列接続した積分回路と、このコンデンサの一
端に生じる積分電圧と基準電圧との差に応じてそのコレ
クタ・エミッタ通路が導通または非導通となる第1のト
ランジスタと、そのコレクタ・エミッタ通路が前記入出
力端子と他方の電源端子との間に接続されており、導通
した第1のトランジスタのコレクタ・エミッタ通路を通
じてベース電流が供給されることによりそのコレクタ・
エミッタ通路が導通する第2のトランジスタとを有して
なる。
2) Construction The monostable circuit according to this invention consists of 2
an input/output terminal that serves as both an input terminal and an output terminal; a reference voltage generation circuit that is connected to the power supply terminal and generates a reference voltage from the DC voltage; and one of the two power supply terminals. An integrating circuit is connected between the input and output terminals and has a resistor and a capacitor connected in series, and its collector-emitter path becomes conductive or non-conductive depending on the difference between the integrated voltage generated at one end of this capacitor and a reference voltage. a first transistor whose collector-emitter path is connected between the input/output terminal and the other power supply terminal, and a base current is supplied through the conductive collector-emitter path of the first transistor; The collector
and a second transistor whose emitter path is conductive.

(ホ)実施例 第2図はこの考案の第1の実施例を示す。(e) Examples FIG. 2 shows a first embodiment of this invention.

この図で、抵抗24とコンデンサ23とを直列接続して
なる積分回路が電源電圧Vccの電源端子と、入出力端
子との間に接続されている。
In this figure, an integrating circuit formed by connecting a resistor 24 and a capacitor 23 in series is connected between a power supply terminal of power supply voltage Vcc and an input/output terminal.

入出力端子は信号の入力用と出力用の兼用となっている
The input/output terminals are used for both signal input and output.

このコンデンサ23の一端に生じる積分電圧が第1のト
ランジスタ21のベースに与えられている。
The integrated voltage generated at one end of this capacitor 23 is applied to the base of the first transistor 21.

このトランジスタ21のエミッタは抵抗25を介して電
源電圧Vccの電源端子に接続されて基準電圧Vsが与
えられ、コレクタは第2のトランジスタ22のベースに
接続されている。
The emitter of this transistor 21 is connected to the power supply terminal of the power supply voltage Vcc via a resistor 25 to be supplied with a reference voltage Vs, and the collector is connected to the base of the second transistor 22.

このトランジスタ22のコレクタ・エミッタ通路は入出
力端子と共通電圧Cの電源端子との間に接続されている
The collector-emitter path of this transistor 22 is connected between the input/output terminal and the power supply terminal of the common voltage C.

入出力端子と電源電圧Vccのラインとの間には点線で
示すように負荷26が接続される。
A load 26 is connected between the input/output terminal and the power supply voltage Vcc line as shown by the dotted line.

次に第3図を参照して動作につき説明する。Next, the operation will be explained with reference to FIG.

入力信号がないとき、トランジスタ22はオフの状態に
なっており、コンデンサ23は無充電の状態になってい
る。
When there is no input signal, the transistor 22 is in an off state and the capacitor 23 is in an uncharged state.

このとき入出力端子は電源電圧■c硅なっている。At this time, the input/output terminals are at the power supply voltage ■c.

共通電圧Cと同電位の入力信号が到来すると、トランジ
スタ21のベース電圧VBIはコンデンサ23を通じて
共通電圧Cにまで下げられるため、エミッタの電圧より
も低くなってトランジスタ21がオンする。
When an input signal having the same potential as the common voltage C arrives, the base voltage VBI of the transistor 21 is lowered to the common voltage C through the capacitor 23, so that it becomes lower than the emitter voltage and the transistor 21 is turned on.

するとトランジスタ22のベースに電流が流れるため、
トランジスタ22がオンし、入力信号が終予しても(つ
まり入力信号が高電位になっても)出力信号はL(Lo
wレベル、この場合は共通電圧C)のままとなる。
Then, current flows to the base of transistor 22, so
Even if the transistor 22 is turned on and the input signal is terminated (that is, even if the input signal becomes a high potential), the output signal remains low (Lo
It remains at the w level (in this case, the common voltage C).

この状態でコンデンサ23は抵抗24を通じて充電され
、トランジスタ21のベース電圧VB1が上昇していく
In this state, the capacitor 23 is charged through the resistor 24, and the base voltage VB1 of the transistor 21 increases.

ベース電圧VB1がしきい電圧■R VB’ = V s −VB B l 但し、Vs=Vcc VBE+ ; Fランジスタ21のベース・エミッタ間
電圧 より高くなるとトランジスタ21はオフし、したがって
トランジスタ22もオフとなり、出力信号はH(Hig
hレベル、この場合は電源電圧Vcc)に戻る。
When the base voltage VB1 becomes higher than the base-emitter voltage of the F transistor 21, the transistor 21 is turned off, and therefore the transistor 22 is also turned off. The output signal is H (High
h level (in this case, power supply voltage Vcc).

トランジスタ21,22がオフになった後、その迄にコ
ンデンサ23に充電されていた電荷は、電源電圧Vcc
のラインと入出力端子との間に接続される負荷26およ
び抵抗24を通じて放電する。
After the transistors 21 and 22 are turned off, the charge that has been charged in the capacitor 23 until then is reduced to the power supply voltage Vcc.
is discharged through a load 26 and a resistor 24 connected between the line and the input/output terminal.

出力信号の時間幅Tは下式で与えられる。The time width T of the output signal is given by the following formula.

T=R4・C3・1n・■cc/(■ee−■R)R4
;抵抗24の抵抗値 C3;コンデンサ23の容量値 したがって出力信号の時間幅Tはしきい電圧■□を変え
ることにより任意に設定できる。
T=R4・C3・1n・■cc/(■ee-■R)R4
; resistance value C3 of the resistor 24; capacitance value of the capacitor 23. Therefore, the time width T of the output signal can be arbitrarily set by changing the threshold voltage ■□.

そのためトランジスタ21のエミッタを抵抗25を介し
て電源電圧Vccの端子に接続して基準電圧Vsとして
電源電圧Vccを与えるのでなく、抵抗分圧回路などの
基準電圧発生回路を電源端子に接続して(たとえば後述
の第2、第3の実施例のように)基準電圧Vsを変える
ようにしてもよい。
Therefore, instead of connecting the emitter of the transistor 21 to the power supply voltage Vcc terminal via the resistor 25 to provide the power supply voltage Vcc as the reference voltage Vs, a reference voltage generation circuit such as a resistor voltage divider circuit is connected to the power supply terminal ( For example, the reference voltage Vs may be changed (as in the second and third embodiments described later).

この場合は、基準電圧Vsの値により第3図の点線のよ
うに時間幅Tを短くできる。
In this case, the time width T can be shortened as indicated by the dotted line in FIG. 3 depending on the value of the reference voltage Vs.

次に第2の実施例について第4図を参照しながら説明す
る。
Next, a second embodiment will be described with reference to FIG.

この実症例では、第1の実施例と同様に2個のトランジ
スタ41.42と、コンデンサ43と抵抗44とでなる
積分回路とが備えられている。
In this actual case, two transistors 41 and 42, and an integrating circuit consisting of a capacitor 43 and a resistor 44 are provided as in the first embodiment.

さらにダイオード48が抵抗44に並列接続され、抵抗
45.46でなる分圧回路が電源電圧Vccの電源端子
とトランジスタ42のコレクタ(入出力端子)との間に
接続されてトランジスタ41のエミッタに基準電圧Vs
を与えており、また抵抗47がトランジスタ42のベー
ス・エミッタ間に接続されている。
Furthermore, a diode 48 is connected in parallel to the resistor 44, and a voltage divider circuit consisting of resistors 45 and 46 is connected between the power supply terminal of the power supply voltage Vcc and the collector (input/output terminal) of the transistor 42, and the emitter of the transistor 41 is connected as a reference. Voltage Vs
A resistor 47 is connected between the base and emitter of the transistor 42.

ダイオード48はトランジスタ42がオフしたときコン
デンサ43の放電回路を形成し、急速な放電を行わせる
Diode 48 forms a discharge circuit for capacitor 43 when transistor 42 is turned off, causing rapid discharge.

抵抗47はトランジスタ42の動作を安定化するための
ものである。
The resistor 47 is for stabilizing the operation of the transistor 42.

この第2の実施例では、トランジスタ41のエミッタに
(トランジスタ42がオンの場合に)加えられる基準電
圧Vsは、 Vs=Vcc−R6/(R5+R6) R5、R6;抵抗45.46の抵抗値 であるからしきい電圧VFLは VB =Vcc−R6/(R5+R6)VBEIVBE
t ; トランジスタ41のベース・エミッタ間電圧 となり、抵抗4546の値を適宜選定すること! により任意の時間幅Tが得られる。
In this second embodiment, the reference voltage Vs applied to the emitter of transistor 41 (when transistor 42 is on) is: Vs=Vcc-R6/(R5+R6) R5, R6; with the resistance value of resistor 45.46. Therefore, the threshold voltage VFL is VB = Vcc-R6/(R5+R6)VBEIVBE
t; Becomes the voltage between the base and emitter of the transistor 41, so select the value of the resistor 4546 appropriately! An arbitrary time width T can be obtained.

なお入力端子と出力端子とを別々にする必要がある場合
には第4図の点線で示すように微分回路49を用いる。
If it is necessary to separate the input terminal and output terminal, a differentiating circuit 49 is used as shown by the dotted line in FIG.

第5図は第3の実施例を示す。FIG. 5 shows a third embodiment.

この実施例では、先の実施例と同様に、2個のトランジ
スタ51゜52、コンデンサ53と抵抗54とでなる積
分回路、抵抗55.56とでなる分圧回路、動作安定用
抵抗57、放電用ダイオード58とが備えられている。
In this embodiment, as in the previous embodiment, two transistors 51 and 52, an integrating circuit consisting of a capacitor 53 and a resistor 54, a voltage dividing circuit consisting of resistors 55 and 56, an operation stabilizing resistor 57, and a discharge A diode 58 is provided.

そしてトランジスタ51のエミッタが積分回路に接続さ
れ、ベースが分圧回路に接続されており、このベースに
は分圧回路から基準電圧Vsが与えられるようになって
いる。
The emitter of the transistor 51 is connected to an integrating circuit, and the base is connected to a voltage dividing circuit, and a reference voltage Vs is applied to the base from the voltage dividing circuit.

また積分回路と電源電圧Vccの電源端子との間に、ト
ランジスタ52のエミッターコレクタ間通路が挿入され
ている。
Further, an emitter-collector path of a transistor 52 is inserted between the integrating circuit and the power supply terminal of the power supply voltage Vcc.

スイッチ59は入力信号を入力するためのものである。The switch 59 is for inputting an input signal.

次にこの第5図に示す実施例の動作について第6図A、
Bを参照しながら説明する。
Next, regarding the operation of the embodiment shown in FIG. 5, FIG.
This will be explained with reference to B.

第6図Aはスイッチ59のオン時間が単安定回路の出力
時間より短い場合についてのものであり、第6図Bはス
イッチ59のオン時間が単安定回路の出力時間より長い
場合についてのものである。
FIG. 6A shows the case where the on time of the switch 59 is shorter than the output time of the monostable circuit, and FIG. 6 B shows the case where the on time of the switch 59 is longer than the output time of the monostable circuit. be.

スイッチ59がオンすると、トランジスタ51のベース
には、抵抗55.56による分圧回路より基準電圧Vs
が与えられ、このときコンデンサ53は充電されていな
いためトランジスタ51のエミッタ電圧は低く、その結
果ベースからエミッタに電流が流れ、トランジスタ51
がオンとなる。
When the switch 59 is turned on, the reference voltage Vs is applied to the base of the transistor 51 from a voltage dividing circuit made up of resistors 55 and 56.
is given, and since the capacitor 53 is not charged at this time, the emitter voltage of the transistor 51 is low, and as a result, current flows from the base to the emitter, and the transistor 51
turns on.

トランジスタ51がオンになるとコレクタ電流が流れる
ので、トランジスタ52にベース電流が流れ、トランジ
スタ52がオンになる。
When the transistor 51 is turned on, a collector current flows, so a base current flows to the transistor 52, and the transistor 52 is turned on.

出力信号の電圧はスイッチ59がオンすることによって
高くなっている。
The voltage of the output signal is increased by turning on the switch 59.

このときコンデンサ53はオンになっているスイッチ5
9およびトランジスタ52を経、さらに抵抗54を経た
電流により充電されるようになる。
At this time, the capacitor 53 is connected to the switch 5 which is on.
9 and the transistor 52, and is then charged by the current that passes through the resistor 54.

コンデンサ53の充電が進んでいくとこれにしたがって
トランジスタ51のエミッタ電圧およびベース電圧が上
昇していく(なおベース電圧はエミッタ電圧よりトラン
ジスタ51のベース・エミッタ間電圧だけ高いものとな
っている)。
As the capacitor 53 is charged, the emitter voltage and base voltage of the transistor 51 rise accordingly (the base voltage is higher than the emitter voltage by the base-emitter voltage of the transistor 51).

これ迄の動作は第6図A、Hのいずれでも同じである。The operations up to this point are the same in both FIGS. 6A and 6H.

第6図Aではその後まもなくスイッチ59がオフになる
が、トランジスタ52がオンになっているためこのトラ
ンジスタ52を通じて同じようにコンテ゛ンサ53への
充電がなされ、トランジスタ51のエミッタ電圧および
ベース電圧は同様に上昇し続けていく。
In FIG. 6A, switch 59 is turned off shortly thereafter, but since transistor 52 is on, capacitor 53 is similarly charged through transistor 52, and the emitter voltage and base voltage of transistor 51 are also the same. It continues to rise.

そして上昇したベース電圧が基準電圧Vsに達するとベ
ース電圧はそれより上昇しなくなり、エミッタ・ベース
間には逆電圧がかかつてトランジスタ51はオフになり
、コレクタ電流が流れなくなるため、トランジスタ52
はベース電流を失ってオフとなる。
When the increased base voltage reaches the reference voltage Vs, the base voltage no longer increases, and a reverse voltage is generated between the emitter and the base, turning off the transistor 51 and causing no collector current to flow through the transistor 52.
loses base current and turns off.

したがって出力信号の電圧がこのときから低くなる。Therefore, the voltage of the output signal becomes low from this point on.

第6図Bの場合でも上記と同様のプロセスを経てトラン
ジスタ51,52がオフになるが、トランジスタ52が
オフになったときスイッチ59がまだオンであるため出
力信号の電圧はトランジスタ52がオフになっても高く
、コンデンサ53はスイッチ59を通じて電源電圧Vc
cまで充電され続ける。
In the case of FIG. 6B, the transistors 51 and 52 are turned off through the same process as above, but since the switch 59 is still on when the transistor 52 is turned off, the voltage of the output signal is the same as that of the transistor 52. The capacitor 53 is connected to the power supply voltage Vc through the switch 59.
Continues to be charged until c.

そのためこのコンデンサ53の充電電圧が高くなってい
くことに対応してトランジスタ51のエミッタ電圧が高
くなっていく。
Therefore, as the charging voltage of capacitor 53 becomes higher, the emitter voltage of transistor 51 becomes higher.

トランジスタ51のベース電圧は基準電圧Vsのままと
なりトランジスタ51のエミッターベース間には逆電圧
がかかった状態となっている。
The base voltage of the transistor 51 remains at the reference voltage Vs, and a reverse voltage is applied between the emitter and base of the transistor 51.

この状態でスイッチ59がオフすると、すでにトランジ
スタ52がオフであるため出力信号の電圧は即時に低く
なる。
When the switch 59 is turned off in this state, the voltage of the output signal immediately becomes low because the transistor 52 is already turned off.

なお、第2、第3の実施例(第4図、第5図)で出力信
号の時間幅Tは第1の実施例(第2図)と同様に求めら
れる。
In the second and third embodiments (FIGS. 4 and 5), the time width T of the output signal is determined in the same manner as in the first embodiment (FIG. 2).

(へ)効果 この考案による単安定回路では、積分回路のコンデンサ
は入力信号が到来するまで無充電の状態となっていて入
力信号の到来とともに充電開始するようになっているた
め、電源ノイズに対して安定であり、かつ初期電源投入
時や停電回復時に誤出力を生じないので他の機器が誤動
作することを防止できる。
(f) Effect In the monostable circuit according to this invention, the capacitor of the integrating circuit is in an uncharged state until the input signal arrives, and starts charging when the input signal arrives, so it is resistant to power supply noise. It is stable and does not generate erroneous outputs when the power is initially turned on or when a power outage is recovered, so other equipment can be prevented from malfunctioning.

さらに積分回路のコンデンサの充電電圧を基準電圧と比
較することにより動作するようにしているが、積分回路
に加える電圧および基準電圧を作るための電圧は共通の
電源電圧であるため、電源電圧の変動や周囲温度の変化
に対して動作の安定性を確保できる。
Furthermore, it operates by comparing the charged voltage of the capacitor of the integrating circuit with the reference voltage, but since the voltage applied to the integrating circuit and the voltage used to create the reference voltage are a common power supply voltage, fluctuations in the power supply voltage Operation stability can be ensured against changes in temperature and ambient temperature.

また、入出力端子が1つにまとめられているので、信号
線を切断して入力端子と出力端子とを接続するという配
線上の手間を省略でき、実際の使用の上できわめて便利
なものとなっている。
In addition, since the input and output terminals are combined into one, the wiring effort of cutting the signal line and connecting the input and output terminals can be omitted, making it extremely convenient in actual use. It has become.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の単安定回路を示す回路図、第2図はこの
考案の第1の実施例を示す回路図、第3図は第2図の動
作を示すタイムチャート、第4図および第5図は第2、
第3の実施例をそれぞれ示す回路図、第6図A、Bは第
5図の回路の動作を説明するためのタイムチャートであ
る。 11.12,21.22,41,42,51 。 52・・・・・・トランジスタ、13,23,43.5
3・・・・・・コンデンサ、14〜16 24 25
44t S t〜47,
54〜57・・・・・・抵抗、48.58・・・・・・
ダイオード、49・・・・・・微分回路、59・・・・
・・スイッチ、Vcc・・・・・・電源電圧、Vs・・
・・・・基準電圧、C・・・・・・共通電圧、VBl・
・・・・・トランジスタ2141のベース電圧。
Fig. 1 is a circuit diagram showing a conventional monostable circuit, Fig. 2 is a circuit diagram showing a first embodiment of this invention, Fig. 3 is a time chart showing the operation of Fig. 2, Figs. Figure 5 is the second
The circuit diagrams of the third embodiment and FIGS. 6A and 6B are time charts for explaining the operation of the circuit of FIG. 5. 11.12, 21.22, 41, 42, 51. 52...Transistor, 13,23,43.5
3...Capacitor, 14-16 24 25
44t S t~47,
54-57...Resistance, 48.58...
Diode, 49... Differential circuit, 59...
...Switch, Vcc...Power supply voltage, Vs...
...Reference voltage, C...Common voltage, VBl.
...Base voltage of transistor 2141.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 直流電圧が加えられる2個の電源端子と、入力端子と出
力端子とを兼用する入出力端子と、前記電源端子に接続
され、前記直流電圧から基準電圧を作る基準電圧発生回
路と、前記2個の電源端子の一方と入出力端子との間に
接続され、抵抗とコンデンサとを直列接続した積分回路
と、このコンデンサの一端に生じる積分電圧と基準電圧
との差に応じてそのコレクタ・エミッタ通路が導通また
は非導通となる第1のトランジスタと、そのコレクタ・
エミッタ通路が前記入出力端子と他方の電源端子との間
に接続されており、導通した第1のトランジスタのコレ
クタ・エミッタ通路を通じてベース電流が供給されるこ
とによりそのコレクタ・エミッタ通路が導通する第2の
トランジスタとを有してなる単安定回路。
two power supply terminals to which a DC voltage is applied; an input/output terminal that serves as both an input terminal and an output terminal; a reference voltage generation circuit connected to the power supply terminal and generating a reference voltage from the DC voltage; An integrating circuit is connected between one of the power supply terminals and the input/output terminal, and has a resistor and a capacitor connected in series. a first transistor whose collector is conductive or non-conductive;
An emitter path is connected between the input/output terminal and the other power supply terminal, and when a base current is supplied through the collector-emitter path of the first transistor, the collector-emitter path becomes conductive. A monostable circuit comprising two transistors.
JP1977058872U 1977-05-10 1977-05-10 monostable circuit Expired JPS5929397Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977058872U JPS5929397Y2 (en) 1977-05-10 1977-05-10 monostable circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977058872U JPS5929397Y2 (en) 1977-05-10 1977-05-10 monostable circuit

Publications (2)

Publication Number Publication Date
JPS53153842U JPS53153842U (en) 1978-12-04
JPS5929397Y2 true JPS5929397Y2 (en) 1984-08-23

Family

ID=28958070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977058872U Expired JPS5929397Y2 (en) 1977-05-10 1977-05-10 monostable circuit

Country Status (1)

Country Link
JP (1) JPS5929397Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4866358A (en) * 1971-12-14 1973-09-11

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4866358A (en) * 1971-12-14 1973-09-11

Also Published As

Publication number Publication date
JPS53153842U (en) 1978-12-04

Similar Documents

Publication Publication Date Title
JPH0770975B2 (en) Waveform conversion circuit
JPH0473806B2 (en)
JPS6091425A (en) Constant voltage power supply circuit
JPS5929397Y2 (en) monostable circuit
US5841306A (en) Pulse generator for generating output pulse of a predetermined width
JPS635922B2 (en)
JPS5921549Y2 (en) monostable multivibrator
JPH0124645Y2 (en)
JPS5834492Y2 (en) voltage supply circuit
US3986056A (en) Circuit for transforming a trigger signal into a pulse
JPS5912821Y2 (en) oscillator
JP2806684B2 (en) Voltage controlled variable gain amplifier
JPS5816272Y2 (en) Schmitt circuit
JPH036036Y2 (en)
JPS6033616Y2 (en) Amplifier
JPS6325769Y2 (en)
JP3052819B2 (en) Voltage-current converter
JPS6022568B2 (en) Power supply voltage monitoring circuit
JPH11112315A (en) Non-sensitive comparator circuit
JPH0237240Y2 (en)
JPH01305609A (en) Output circuit
JPS586013Y2 (en) Protection circuit in DC power supply circuit
JP2549674Y2 (en) AFT circuit
JPS645384Y2 (en)
JPS5835612A (en) Stabilized power supply circuit