JPS5821235Y2 - Tongue anti-multi vibrator - Google Patents

Tongue anti-multi vibrator

Info

Publication number
JPS5821235Y2
JPS5821235Y2 JP1975018170U JP1817075U JPS5821235Y2 JP S5821235 Y2 JPS5821235 Y2 JP S5821235Y2 JP 1975018170 U JP1975018170 U JP 1975018170U JP 1817075 U JP1817075 U JP 1817075U JP S5821235 Y2 JPS5821235 Y2 JP S5821235Y2
Authority
JP
Japan
Prior art keywords
transistor
resistor
capacitor
circuit
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1975018170U
Other languages
Japanese (ja)
Other versions
JPS51100042U (en
Inventor
岡田登史
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP1975018170U priority Critical patent/JPS5821235Y2/en
Publication of JPS51100042U publication Critical patent/JPS51100042U/ja
Application granted granted Critical
Publication of JPS5821235Y2 publication Critical patent/JPS5821235Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は単安定マルチバイブレークに関し、特に集積回
路化した場合でも外付部品を少なくして安定にし、而も
回路構成を簡単にすることができる様にしたものである
[Detailed description of the invention] This invention relates to a monostable multi-bi-break, and is designed to be stable by reducing the number of external parts even when integrated circuits, and to simplify the circuit configuration. .

以下第1図及び第2図を参照しながら本考案による単安
定マルチバイブレークの一実施例につき説明しよう。
An embodiment of the monostable multi-bibreak according to the present invention will be described below with reference to FIGS. 1 and 2.

第1図に於て1はスイッチング素子例えばnpn形トラ
ンジスタを示し、このトランジスタ1のベースにはトリ
ガパルス入力端子2より第2図Aに示す様なこのトラン
ジスタ1のスレッシュホルド電圧よりも高い電圧を有す
る比較的パルス巾の小さいトリガパルス信号が供給され
、このトリガパルス信号がベースに供給されたときこの
トランジスタ1はオンとなる。
In FIG. 1, reference numeral 1 indicates a switching element such as an npn transistor, and a voltage higher than the threshold voltage of this transistor 1 as shown in FIG. 2A is applied to the base of the transistor 1 from the trigger pulse input terminal 2. A trigger pulse signal having a relatively small pulse width is supplied, and when this trigger pulse signal is supplied to the base, this transistor 1 is turned on.

このトランジスタ1のコレクタを抵抗器3の一端に接続
し、このトランジスタ1のエミッタを接地する。
The collector of this transistor 1 is connected to one end of a resistor 3, and the emitter of this transistor 1 is grounded.

又、抵抗器3の他端を抵抗器4の一端に接続すると共に
コンデンサ5の一端に接続する。
Further, the other end of the resistor 3 is connected to one end of the resistor 4 and also to one end of the capacitor 5.

又、抵抗器4の他端を正の電圧を供給する電源端子6に
接続し、コンデンサ5の他端を接地する。
Further, the other end of the resistor 4 is connected to a power supply terminal 6 that supplies a positive voltage, and the other end of the capacitor 5 is grounded.

この場合コンデンサ5は外付けとなり、抵抗器3とこの
コンデンサ5とで、又抵抗器4とこのコンデンサ5とで
夫々時定数回路を構成し、抵抗器3の抵抗値を抵抗器4
の抵抗値よりも充分小さく選定する。
In this case, the capacitor 5 is externally connected, and the resistor 3 and this capacitor 5 constitute a time constant circuit, and the resistor 4 and this capacitor 5 constitute a time constant circuit, and the resistance value of the resistor 3 is changed to the resistance value of the resistor 4.
Select a value sufficiently smaller than the resistance value of .

即ち抵抗器3とコンデンサ5とで構成する時定数回路の
時定数を抵抗器4とコンデンサ5とで構成する時定数回
路の時定数よりも充分小さく設定する。
That is, the time constant of the time constant circuit composed of resistor 3 and capacitor 5 is set to be sufficiently smaller than the time constant of the time constant circuit composed of resistor 4 and capacitor 5.

又、抵抗器4の抵抗値を必要な時定数即ち必要とするパ
ルス巾に応じて選定する。
Further, the resistance value of the resistor 4 is selected depending on the required time constant, that is, the required pulse width.

一方、抵抗器3の他端をnpn形トシトランジスタフー
スに接続し、このトランジスタ7のコレクタを抵抗器8
及び抵抗器9の直列回路を介してnpn形トランジスタ
10のベースニ接続すると共に抵抗器10を介して電源
端子6に接続する。
On the other hand, the other end of resistor 3 is connected to an npn type transistor F, and the collector of this transistor 7 is connected to resistor 8.
It is connected to the base of an npn transistor 10 through a series circuit of a resistor 9 and a resistor 9, and is also connected to a power supply terminal 6 through a resistor 10.

トランジスタ10のコレクタを電源端子6に接続し、こ
のトランジスタ10のベースを抵抗器12を介して接地
する。
The collector of transistor 10 is connected to power supply terminal 6, and the base of transistor 10 is grounded via resistor 12.

又、トランジスタ7及び10の各々のエミッタを互いに
接続し、この接続点を定電流回路を構成する抵抗器13
を介して接地する。
Further, the emitters of the transistors 7 and 10 are connected to each other, and this connection point is connected to a resistor 13 constituting a constant current circuit.
Ground through.

之等トランジスタ7及び10はシュミット回路14を構
威し、この為トランジスタ7がオンのとき、トランジス
タ10はオフとなり、又、トランジスタ7がオフのとき
トランジスタ10はオンとなる。
These transistors 7 and 10 constitute a Schmitt circuit 14, so that when transistor 7 is on, transistor 10 is off, and when transistor 7 is off, transistor 10 is on.

更に、npn形トランジスタ15とnpn形トランジス
タ16とで差動増巾器17を構成し、之等トランジスタ
15及び16の各々のエミッタを互いに接続してこの接
続点を抵抗器18の一端に接続する。
Further, a differential amplifier 17 is configured by the npn type transistor 15 and the npn type transistor 16, and the emitters of each of the transistors 15 and 16 are connected to each other, and this connection point is connected to one end of the resistor 18. .

この抵抗器18の一端を更にダイオード19のカソード
に接続してこのダイオード19のアノードをコンデンサ
5の一端に接続し、又、抵抗器18の他端を接地する。
One end of this resistor 18 is further connected to the cathode of a diode 19, the anode of this diode 19 is connected to one end of the capacitor 5, and the other end of the resistor 18 is grounded.

この場合この抵抗器18とコンデンサ5とで時定数回路
を構成し、抵抗器18の抵抗値を抵抗器4の抵抗値より
も充分小さく選定する。
In this case, the resistor 18 and the capacitor 5 constitute a time constant circuit, and the resistance value of the resistor 18 is selected to be sufficiently smaller than the resistance value of the resistor 4.

即ち抵抗器18とコンデンサ5とで構成する時定数回路
の時定数を抵抗器4とコンデンサ5とで構成する時定数
回路の時定数よりも充分小さく設定する。
That is, the time constant of the time constant circuit made up of resistor 18 and capacitor 5 is set to be sufficiently smaller than the time constant of the time constant circuit made up of resistor 4 and capacitor 5.

更にトランジスタ16のコレクタを電源端子6に接続し
、このトランジスタ16のベースを抵抗器8と抵抗器9
との接続中点に接続する。
Furthermore, the collector of the transistor 16 is connected to the power supply terminal 6, and the base of this transistor 16 is connected to the resistor 8 and the resistor 9.
Connect to the midpoint of the connection.

トランジスタ15のベースを抵抗器4を介して電源端子
6に接続し、このトランジスタ15のコレクタを抵抗器
20を介して電源端子6に接続する。
The base of transistor 15 is connected to power supply terminal 6 through resistor 4, and the collector of transistor 15 is connected to power supply terminal 6 through resistor 20.

又、この単安定マルチバイブレークの出力端子21を例
えばトランジスタ15のコレクタより導出する。
Further, the output terminal 21 of this monostable multi-by-break is led out from the collector of the transistor 15, for example.

本考案による竿安定マルチバイブレータの一実施例は斯
くの如く構成されているので、トランジスタ1のベース
にトリガパルス入力端子2より第2図Aに示す様な比較
的パルス巾の小さいパルス信号が供給されると、このト
ランジスタ1のベース電圧はスレッシュホルド電圧より
も高くなり、このトランジスタ1はオンとなる。
Since one embodiment of the rod-stabilizing multivibrator according to the present invention is constructed as described above, a pulse signal with a relatively small pulse width as shown in FIG. 2A is supplied to the base of the transistor 1 from the trigger pulse input terminal 2. Then, the base voltage of this transistor 1 becomes higher than the threshold voltage, and this transistor 1 is turned on.

この為コンデンサ5は抵抗器3とトランジスタ1との直
列回路を介して放電し、而もこの場合抵抗器3とコンデ
ンサ5との時定数回路の時定数によりこのコンデンサ5
は比較的短時間で放電する為、このコンデンサ5の両端
電圧は第2図Bの曲線aの如く立ち下がる。
Therefore, the capacitor 5 is discharged through the series circuit of the resistor 3 and the transistor 1, and in this case, the capacitor 5 is discharged due to the time constant of the time constant circuit of the resistor 3 and the capacitor 5.
Since the capacitor 5 is discharged in a relatively short time, the voltage across the capacitor 5 falls as shown by the curve a in FIG. 2B.

このとき、シュミット回路14を構成するトランジスタ
7のベース電圧も低下する為、このトランジスタ7はオ
フとなり、抵抗器11の端子間の電圧降下は減少するの
で、トランジスタ10のベース電圧は高くなって第2図
Cのb点まで上昇し、このトランジスタ10はオンとな
る。
At this time, the base voltage of the transistor 7 constituting the Schmitt circuit 14 also decreases, so this transistor 7 is turned off, and the voltage drop between the terminals of the resistor 11 decreases, so the base voltage of the transistor 10 increases and The voltage rises to point b in FIG. 2C, and this transistor 10 is turned on.

この場合抵抗器3の抵抗値を上述の如く充分小さく選定
しているので、この抵抗器3とコンデンサ5との時定数
回路の時定数は外付けとなるコンデンサ5の容量値で略
決定され、この為トランジスタ10のベース電圧の立上
がりは安定する。
In this case, since the resistance value of the resistor 3 is selected to be sufficiently small as described above, the time constant of the time constant circuit of the resistor 3 and the capacitor 5 is approximately determined by the capacitance value of the external capacitor 5. Therefore, the rise of the base voltage of the transistor 10 is stabilized.

又、コンデンサ5はトランジスタ1のベースに供給され
た第2図Aのパルス信号が例えば+1ボルトから零ボル
トに変化してこのトランジスタ1がオフするまで放電さ
れた状態を維持するので、このコンデンサ5の両端電圧
は第2図Bの曲線にの如くなる。
Further, since the capacitor 5 maintains a discharged state until the pulse signal shown in FIG. 2A supplied to the base of the transistor 1 changes from, for example, +1 volt to zero volt and this transistor 1 is turned off, The voltage across the terminal becomes as shown in the curve shown in FIG. 2B.

この場合この曲線にの継続時間はトランジスタ1のベー
スに供給されるパルス信号のパルス巾により決定される
The duration of this curve is then determined by the pulse width of the pulse signal applied to the base of transistor 1.

次にトランジスタ1がオフすると、コンデンサ5は抵抗
器4を介して電源端子6よりの電流により充電され、而
もこの場合抵抗器4とコンデンサ5との時定数回路の時
定数によりこのコンデンサ5は比較的長い所定時間で充
電される為、このコンデンサ5の両端電圧は第2図Bの
曲線Cの如く立ち上がる。
Next, when the transistor 1 turns off, the capacitor 5 is charged by the current from the power supply terminal 6 via the resistor 4, and in this case, due to the time constant of the time constant circuit of the resistor 4 and the capacitor 5, the capacitor 5 is charged. Since the capacitor 5 is charged over a relatively long predetermined time, the voltage across the capacitor 5 rises as shown by the curve C in FIG. 2B.

このとき、トランジスタ7のベース電圧も上昇する為、
このトランジスタ7はオンとなり、抵抗器11の端子間
の電圧降下は増大するので、トランジスタ10のベース
電圧は低下して第2図Cのd点まで降下し、このトラン
ジスタ10はオフとなる。
At this time, the base voltage of transistor 7 also rises, so
This transistor 7 is turned on, and the voltage drop across the terminals of the resistor 11 increases, so that the base voltage of the transistor 10 decreases to point d in FIG. 2C, and this transistor 10 is turned off.

この後コンデンサ5はダイオード19と抵抗器18との
直列回路を介して放電し、而もこの場合コンデンサ5と
抵抗器18との時定数回路の時定数によりこのコンデン
サ5は比較的短時間で放電する為、このコンデンサ5の
両端電圧は第2図Bの曲線iの如く立ち下がる。
After this, the capacitor 5 is discharged through the series circuit of the diode 19 and the resistor 18, and in this case, due to the time constant of the time constant circuit of the capacitor 5 and the resistor 18, the capacitor 5 is discharged in a relatively short time. Therefore, the voltage across the capacitor 5 falls as shown by curve i in FIG. 2B.

但し、コンデンサ5の両端電圧にこのとき生じる電圧差
fはシュミット回路14を構成する抵抗器の抵抗比によ
り決定される。
However, the voltage difference f that occurs between the voltages across the capacitor 5 at this time is determined by the resistance ratio of the resistors forming the Schmitt circuit 14.

又、コンデンサ5が第2図Bの曲線Cの如く充電された
とき、差動増巾器17を構成するトランジスタ15のベ
ース電圧も高くなってこのトランジスタ15がオンし、
このトランジスタ15のコレクタには電流が流れ、抵抗
器20の両端間には第2図りに示す如く電圧差gが生じ
、更にこの抵抗器20の両端電圧はトランジスタ15の
ベース電圧の低下即ち第2図Bの曲線iに示したコンデ
ンサ5の両端電圧の低下と共に低下する為、この抵抗器
20の両端電圧の推移は第2図りの曲線りの如く表わし
得る。
Furthermore, when the capacitor 5 is charged as shown by curve C in FIG.
A current flows through the collector of this transistor 15, and a voltage difference g is generated between both ends of the resistor 20 as shown in the second diagram. Since the voltage decreases as the voltage across the capacitor 5 decreases as shown by the curve i in FIG.

この為コンデンサ5が第2図Bの曲線Cの如く充電され
たとき、出力端子21には第2図りに示す様な微分パル
ス信号を得ることができる。
Therefore, when the capacitor 5 is charged as shown by the curve C in FIG. 2B, a differential pulse signal as shown in the second diagram can be obtained at the output terminal 21.

この後コンデンサ5は充電された状態を維持し、このコ
ンデンサ5の両端電圧は第2図Bの曲線eの如くなる。
After this, the capacitor 5 remains charged, and the voltage across the capacitor 5 becomes as shown by the curve e in FIG. 2B.

更に又、トランジスタ1のベースに入力端子2より第2
図Aに示す様な比較的パルス巾の小さいトリガパルス信
号が供給されると、トランジスタ1はオンとなってコン
デンサ5は放電し、この単安定マルチバイブレータは上
述した動作を繰り返す。
Furthermore, a second terminal is connected to the base of the transistor 1 from the input terminal 2.
When a trigger pulse signal with a relatively small pulse width as shown in FIG.

之により出力端子21には例えば第2図りに示す様な微
分パルス信号を得ることができる。
As a result, a differential pulse signal as shown in the second diagram, for example, can be obtained at the output terminal 21.

以上述べた如く本考案による単安定マルチバイブレータ
によれば、集積回路化した場合でも外付部品はコンデン
サ5だけで済み、この為温度やバラツキに対しても安定
である。
As described above, the monostable multivibrator according to the present invention requires only the capacitor 5 as an external component even when integrated into an integrated circuit, and is therefore stable against temperature and variations.

又、本考案に依ればスイッチング素子例えばトランジス
タ1、時定数回路及びシュミット回路14等だけに依り
単安定マルチバイブレータが構成できるので、回路構成
が簡単である。
Further, according to the present invention, a monostable multivibrator can be constructed using only the switching elements such as the transistor 1, the time constant circuit, the Schmitt circuit 14, etc., so the circuit construction is simple.

更に又、飽和形でなく電流切換形である為、高い周波数
まで使用できるという利点もある。
Furthermore, since it is not a saturation type but a current switching type, it has the advantage that it can be used up to high frequencies.

又、本例に於ては出力端子21をトランジスタ15のコ
レクタに接続した抵抗器20の他端より導出し、この出
力端子21に出力信号として例えば第2図りに示す様な
微分パルス信号を得る様にしたが、之とは別に所望の出
力信号を得る為にこの出力端子21を所定個所より導出
するも可である。
Further, in this example, the output terminal 21 is led out from the other end of the resistor 20 connected to the collector of the transistor 15, and a differential pulse signal as shown in the second diagram is obtained as an output signal at this output terminal 21. However, in addition to this, the output terminal 21 can also be led out from a predetermined location in order to obtain a desired output signal.

又、本例に於てはコンデンサ5の他端を接地したが、之
とは別にこのコンデンサ5の他端を電源端子6に接続す
る様にしても充電及び放電の動作が逆転するだけで、上
述と同様の作用効果があることは容易に理解できよう。
Further, in this example, the other end of the capacitor 5 is grounded, but even if the other end of the capacitor 5 is connected to the power supply terminal 6, the charging and discharging operations will only be reversed. It is easy to understand that there are effects similar to those described above.

尚、本考案は上述実施例に限らず本考案の精神を逸脱す
ることなく、その他種々の構成が取り得る。
Note that the present invention is not limited to the above-described embodiments, and various other configurations may be adopted without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案単安定マルチバイブレークの一実施例を
示す接続図、第2図は本考案の説明に供する線図である
。 1.7,10,15及び16は夫々トランジスタ、2は
トリがパルス入力端子、3 、4 、8 、9゜11.
12,13,18及び20は夫々抵抗器、5はコンデン
サ、6は電源端子、14はシュミット回路、17は差動
増巾器、19はダイオード、21は出力端子である。
FIG. 1 is a connection diagram showing an embodiment of the monostable multi-bibreak of the present invention, and FIG. 2 is a diagram for explaining the present invention. 1.7, 10, 15 and 16 are transistors, 2 is a pulse input terminal, 3, 4, 8, 9°11.
12, 13, 18 and 20 are resistors, 5 is a capacitor, 6 is a power supply terminal, 14 is a Schmitt circuit, 17 is a differential amplifier, 19 is a diode, and 21 is an output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電源端子間に接続された抵抗器とスイッチング素子の直
列回路ち、上記スイッチング素子又は上記抵抗器と並列
に接続されたコンデンサと、シュミット回路を構成する
第1及び第2のトランジスタと、エミッタ同志が接続さ
れた第3及び第4のトランジスタとを有し、上記抵抗器
とスイッチング素子との接続点を上記第1及び第3のト
ランジスタのベースに夫々接続し、上記抵抗器とスイッ
チング素子との接続点と上記第3及び第4のトランジス
タの夫々のエミッタの接続点との間にダイオードを接続
し、上記第2及び第4のトランジスタの夫々のベースを
互に接続し、上記第3及び第4のトランジスタの少くと
も一方のコレクタから出力信号を得るようにし、上記シ
ュミット回路においては上記第1のトランジスタのコレ
クタと上記第2のトランジスタのベース間に帰還回路を
設け、上記スイッチング素子をトリガーパルスにより制
御して上記コンデンサの充電又は放電を行い、上記シュ
ミット回路の第1のトランジスタのオフからオンに移行
する期間に上記第3のトランジスタをオンせしめるよう
にしたことを特徴とする単安定マルチバイブレータ。
A series circuit of a resistor and a switching element connected between power supply terminals, a capacitor connected in parallel with the switching element or the resistor, first and second transistors constituting a Schmitt circuit, and emitters of the same a third and a fourth transistor connected to each other, a connection point between the resistor and the switching element is connected to a base of the first and third transistor, respectively, and a connection between the resistor and the switching element; a diode is connected between the point and the connection point of the emitters of each of the third and fourth transistors, the bases of each of the second and fourth transistors are connected to each other, and the third and fourth transistors are connected to each other. An output signal is obtained from at least one collector of the transistor, and in the Schmitt circuit, a feedback circuit is provided between the collector of the first transistor and the base of the second transistor, and the switching element is activated by a trigger pulse. A monostable multivibrator, characterized in that the capacitor is charged or discharged in a controlled manner, and the third transistor is turned on during a period in which the first transistor of the Schmitt circuit shifts from off to on.
JP1975018170U 1975-02-07 1975-02-07 Tongue anti-multi vibrator Expired JPS5821235Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1975018170U JPS5821235Y2 (en) 1975-02-07 1975-02-07 Tongue anti-multi vibrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1975018170U JPS5821235Y2 (en) 1975-02-07 1975-02-07 Tongue anti-multi vibrator

Publications (2)

Publication Number Publication Date
JPS51100042U JPS51100042U (en) 1976-08-11
JPS5821235Y2 true JPS5821235Y2 (en) 1983-05-06

Family

ID=28103621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1975018170U Expired JPS5821235Y2 (en) 1975-02-07 1975-02-07 Tongue anti-multi vibrator

Country Status (1)

Country Link
JP (1) JPS5821235Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS482544U (en) * 1971-05-24 1973-01-12

Also Published As

Publication number Publication date
JPS51100042U (en) 1976-08-11

Similar Documents

Publication Publication Date Title
JPS5821235Y2 (en) Tongue anti-multi vibrator
JPS632418A (en) Voltage controlled oscillator
US2956241A (en) Complementary transistor multivibrator
JPS5821234Y2 (en) Tongue anti-multi vibrator
JP3036756B2 (en) Oscillation circuit
JPS5921549Y2 (en) monostable multivibrator
JPS5842886B2 (en) constant voltage device
JPH0659020B2 (en) Unstable multivibrator
JPS6410134B2 (en)
JPS6017953Y2 (en) oscillator
JPH0224271Y2 (en)
JPH0451091B2 (en)
JPH044285Y2 (en)
JP2796866B2 (en) Charge pump circuit
JPH0526825Y2 (en)
JP2625892B2 (en) Malfunction prevention circuit at power-on
JPS6145654Y2 (en)
JPH0241954Y2 (en)
JPH0113463Y2 (en)
JPH0344459B2 (en)
JPS5832347Y2 (en) complex integral circuit
JPS6119141B2 (en)
JPH0230786Y2 (en)
JPH062345Y2 (en) Proximity switch
JPH0537549Y2 (en)