JP3036756B2 - Oscillation circuit - Google Patents
Oscillation circuitInfo
- Publication number
- JP3036756B2 JP3036756B2 JP1149160A JP14916089A JP3036756B2 JP 3036756 B2 JP3036756 B2 JP 3036756B2 JP 1149160 A JP1149160 A JP 1149160A JP 14916089 A JP14916089 A JP 14916089A JP 3036756 B2 JP3036756 B2 JP 3036756B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- comparator
- capacitor
- transistor
- electronic switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に関し、特にコンパレーターを応用
した発振回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillator circuit, and more particularly to an oscillator circuit using a comparator.
第4図は従来のコンパレータを応用した発振回路の一
例である。図において、コンパレータCOMPの正入力端子
In+には、電源端子VCCと接地端子GND間にそれぞれ抵抗R
1とR2を接続し、かつ、出力端子OUTとの間に抵抗R3を接
続している。また、コンパレータCOMPの負入力端子In-
にはコンデンサCの一端を、その他端を接地端子GNDに
接続する。更に、この負入力端子端子In-から抵抗R4を
介してコンパレータの出力端子OUTに接続されている。FIG. 4 shows an example of an oscillation circuit to which a conventional comparator is applied. In the figure, the positive input terminal of the comparator COMP
In + has a resistor R between the power supply terminal V CC and the ground terminal GND.
Connect 1 and the R 2, and a resistor R 3 is connected between the output terminal OUT. The negative input terminal In of the comparator COMP -
Is connected to one end of the capacitor C and the other end to the ground terminal GND. Furthermore, the negative input terminal terminal In - is connected to the output terminal OUT of the comparator via a resistor R 4 from.
この発振回路では、コンデンサCの電荷は最初“0"で
あるからコンパレータの出力端子OUTは、この時点では
ハイレベル“H"、すなわちほぼ電源電圧VCCになってい
る。ゆえに、コンパレータCOMPの正入力端子In+には、
抵抗R1,R3の並列接続値と抵抗R2とによって電源電圧を
分圧した電圧がかかっている。この分圧電圧を閾値VHと
すると、 今、コンパレータCOMPの出力端子OUTは“H"だから、
コンデンサCは抵抗R4を介して充電されて行く。コンデ
ンサCの端子電圧が閾値VHを越えるとコンパレータCOMP
の出力端子OUTはローレベル“L"、すなわち、ほぼGNDレ
ベル(0V)になる。すると、今度はコンパレータCOMPの
正入力端子In+には抵抗R2とR3の並列接続値と抵抗R1と
の分圧がかかる。この分圧電圧を閾値VLとすると、 今、コンパレータCOMPの出力端子OUTは“L"であるか
らコンデンサCは抵抗R4を介して放電していく。コンデ
ンサCの端子電圧が閾値VLより下がるとコンパレータの
出力端子OUTは再び“H"になる。In this oscillation circuit, since the charge of the capacitor C is initially "0", the output terminal OUT of the comparator is at the high level "H" at this time, that is, almost at the power supply voltage V CC . Therefore, the positive input terminal In + of the comparator COMP has:
A voltage obtained by dividing the power supply voltage is applied by the parallel connection value of the resistors R 1 and R 3 and the resistor R 2 . When this divided voltage to a threshold V H, Now, the output terminal OUT of the comparator COMP is “H”,
Capacitor C is gradually charged through the resistor R 4. The terminal voltage of the capacitor C exceeds the threshold value V H when the comparator COMP
Is at a low level “L”, that is, almost at the GND level (0 V). Then, this time to the positive input terminal In + of the comparator COMP takes partial pressure of the parallel connection of the resistor R 2 and R 3 and the resistor R 1. If this divided voltage is a threshold VL , Now, the output terminal OUT of the comparator COMP is because it is "L" capacitor C will discharge through the resistor R 4. When the terminal voltage of the capacitor C falls below the threshold value VL , the output terminal OUT of the comparator becomes “H” again.
以上のことを繰り返し、発振が連続する。 The above is repeated, and the oscillation continues.
なお、各端子の波形は第5図(a)及び(b)に示す
ようになる。図において、T1はコンデンサCのR4による
充電波形であり、このT1は次のように求められる。The waveform of each terminal is as shown in FIGS. 5 (a) and 5 (b). In Figure, T 1 is the charging waveform by R 4 of the capacitor C, the T 1 is determined as follows.
また、T2はコンデンサCのR4による放電波形であり、
このT2は次のように求められる。 T 2 is the discharge waveform of the capacitor C due to R 4 ,
The T 2 is obtained in the following manner.
次に発振周波数fを求めると となる。 Next, when the oscillation frequency f is obtained, Becomes
上述した従来の発振回路は、閾値を抵抗で決定してい
るため、その抵抗値が小さいと抵抗に流れる電流で消費
電力が大きくなるという問題がある。In the above-described conventional oscillation circuit, since the threshold value is determined by the resistance, there is a problem that if the resistance value is small, the current flowing through the resistance increases power consumption.
また、上述の説明では、コンパレータCOMPの出力端子
OUTの“H"レベルが電源電圧VCCとなり、“L"レベルがGN
D電位になると仮定した。しかし、コンパレータの実際
の出力端子電圧は、コンパレータ内部の飽和電圧による
電圧降下の誤差があり、かつその飽和電圧が温度により
変化するため、発振周波数の温度特性が悪いという問題
もある。In the above description, the output terminal of the comparator COMP is used.
OUT “H” level is the power supply voltage V CC , “L” level is GN
It was assumed to be D potential. However, there is also a problem that the actual output terminal voltage of the comparator has a voltage drop error due to the saturation voltage inside the comparator, and the saturation voltage changes with temperature, so that the temperature characteristic of the oscillation frequency is poor.
更に、発振周波数は抵抗R1〜R4とコンデンサCにより
一義的に決定し、外部からのパラメータで自由に制御で
きないという問題もある。Furthermore, the oscillation frequency is uniquely determined by the resistance R 1 to R 4 and capacitor C, there is a problem that can not be freely controlled by the parameter from the outside.
本発明はこれらの問題を解消した発振回路を提供する
ことを目的とする。An object of the present invention is to provide an oscillation circuit that solves these problems.
[課題を解決するための手段] 本発明の発振回路は、差動増幅器の反転入力を構成す
る第1のトランジスタと、第1の正転入力を構成する第
2のトランジスタと、第2の正転入力を構成する第3の
トランジスタとを含むコンパレータを構成し、かつ前記
コンパレータの出力に接続された電子スイッチと、前記
反転入力と接地間とに接続されたコンデンサと、前記コ
ンデンサを充放電する充放電手段と、前記コンパレータ
の電源とは独立して設けられ、前記第1と第2の各正転
入力にそれぞれ抵抗で分圧した電圧を入力する基準電圧
源とを備えた発振回路であって、前記電子スイッチの出
力は前記充放電手段の入力に接続されると共に前記第2
の正転入力に接続され、前記コンパレータの出力で前記
電子スイッチのオン・オフ動作を制御し、前記充放電手
段は前記電子スイッチのオン・オフ動作に応動して定電
流を流入又は流出させて前記コンデンサを充放電すると
共に、前記電子スイッチのオン・オフが一方の状態のと
きは前記第1の正転入力より高い前記第2の正転入力を
コンパレータの入力閾値とし、前記電子スイッチのオン
・オフが他方の状態のときは前記第2の正転入力を停止
させて前記第1の正転入力をコンパレータの入力閾値と
することを特徴とする発振回路。[Means for Solving the Problems] An oscillation circuit according to the present invention includes a first transistor forming an inverting input of a differential amplifier, a second transistor forming a first non-inverting input, and a second An electronic switch connected to an output of the comparator, a capacitor connected between the inverting input and ground, and charging and discharging the capacitor. An oscillation circuit comprising: a charging / discharging unit; and a reference voltage source which is provided independently of a power supply of the comparator and which inputs a voltage divided by a resistor to each of the first and second non-inverting inputs. The output of the electronic switch is connected to the input of the
Connected to the non-inverting input, and controls the on / off operation of the electronic switch by the output of the comparator. While charging and discharging the capacitor, when the on / off of the electronic switch is in one state, the second forward input higher than the first forward input is set as an input threshold of a comparator, and the on / off of the electronic switch is turned on. An oscillation circuit wherein when the off state is the other state, the second forward input is stopped, and the first forward input is used as an input threshold of a comparator.
[作用] この構成では、発振周波数を基準電圧源で精度よく制
御することができ、発振周波数の安定性できる。また、
基準電圧を変えることで周波数を制御することができ
る。また、発振周波数は閾値を決定する抵抗の比によっ
て決定でき、抵抗値を大きくすることにより低消費電力
化が達成できる。[Operation] In this configuration, the oscillation frequency can be accurately controlled by the reference voltage source, and the oscillation frequency can be stabilized. Also,
The frequency can be controlled by changing the reference voltage. In addition, the oscillation frequency can be determined by the ratio of the resistance that determines the threshold value, and lower power consumption can be achieved by increasing the resistance value.
次に、本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示す回路図である。図示
のように、第1のNPNトランジスタQ1と、エミッタとコ
レクタが各々相互接続され、かつ第1のトランジスタQ1
にエミッタが共通接続された第2及び第3のNPNトラン
ジスタQ2,Q3とを備え、これらで差動増幅器を構成して
いる。また、この差動増幅器の能動負荷としてPNPトラ
ンジスタQ4,Q5を接続し、更にこの能動負荷によりシン
グルエンドに変換された信号を電圧及び電流増幅する増
幅器Aを接続している。FIG. 1 is a circuit diagram showing one embodiment of the present invention. As shown, the first NPN transistor Q 1, the emitter and collector are respectively interconnected, and the first transistor Q 1
And second and third NPN transistors Q 2 and Q 3 whose emitters are connected in common, and these constitute a differential amplifier. Further, PNP transistors Q 4 and Q 5 are connected as active loads of the differential amplifier, and an amplifier A for amplifying the voltage and current of a signal converted into a single end by the active load is connected.
なお、トランジスタQ1のベースは反転入力In-として
構成され、トランジスタQ2,Q3の各ベースはそれぞれ第
1及び第2の正転入力In1 +,In2 +として構成される。The base of the transistor Q 1 is an inverting input In - is configured as, the bases of the transistors Q 2, Q 3 is the first and second forward input an In 1 +, respectively, configured as an In 2 +.
前記トランジスタQ4,Q5は、エミッタ同志及びベース
同志が共通接続され、そのエミッタは正電源VCCに接続
される。また、トランジスタQ4のコレクタはトランジス
タQ2とQ3のコレクタと共通接続され、増幅器Aの入力に
接続される。トランジスタQ5のコレクタは自身のベース
とトランジスタQ1のコレクタに共通接続される。The transistors Q 4 and Q 5 have their emitters and their bases connected together, and their emitters are connected to a positive power supply V CC . The collector of the transistor Q 4 are commonly connected to the collector of the transistor Q 2 and Q 3, is connected to the input of the amplifier A. The collector of the transistor Q 5 is commonly connected to the collector of its own base and the transistor Q 1.
一方、前記トランジスタQ1〜Q3の共通接続されたエミ
ッタと接地電位との間には、前記差動増幅器のバイアス
用として働く定電流源I01を接続している。そして、こ
れらでコンパレータCOMPを構成している。On the other hand, the between the common emitter connected to the ground potential of the transistor Q 1 to Q 3 is connected to a constant current source I 01 to act as a bias of the differential amplifier. These constitute a comparator COMP.
また、前記増幅器Aの出力には、エミッタが接地電位
に接続された電子スイッチとしてのNPNトランジスタQ6
のベースを接続している。このトランジスタQ6は、前記
コンパレータCOMPの閾値にヒステリシス幅をもたせるた
めに、そのコレクタをトランジスタQ3のベースに接続す
る。The output of the amplifier A is connected to an NPN transistor Q 6 as an electronic switch whose emitter is connected to the ground potential.
The base is connected. The transistor Q 6, in order to have a hysteresis width threshold value of the comparator COMP, to connect its collector to the base of the transistor Q 3.
更に、このトランジスタQ6のコレクタには、エミッタ
が共通接続されて別の差動増幅器を構成するNPNトラン
ジスタQ7,Q8を接続している。そして、この別の差動増
幅器には、トランジスタQ7,Q8のコレクタが各々入出力
に接続されたカレントミラー回路CMを接続し、かつコン
デンサ充放電電流の基準となる定電流源I02をトランジ
スタQ7,Q8の共通接続されたエミッタと接地電位間に接
続している。なお、カレントミラー回路CMの共通端子
は、正電源VCCに接続される。また、トランジスタQ8の
ベースは定電流源極性切換用閾値電圧VTに接続される。
そして、これらで後述するコンデンサCの充放電手段を
構成している。Further, the collector of the transistor Q 6, and the emitter is commonly connected to connect the NPN transistors Q 7, Q 8 constituting another differential amplifier. The other differential amplifier is connected to a current mirror circuit CM in which the collectors of the transistors Q 7 and Q 8 are connected to the input and output, respectively, and includes a constant current source I 02 serving as a reference for a capacitor charging / discharging current. It is connected between the commonly connected emitters of the transistors Q 7 and Q 8 and the ground potential. Note that a common terminal of the current mirror circuit CM is connected to the positive power supply V CC . The base of the transistor Q 8 is connected to the constant current source polarity switching threshold voltage V T.
These components constitute a charging / discharging means for the capacitor C described later.
他方、トランジスタQ1のベース、すなわち反転入力In
-と接地間にはコンデンサCを接続し、このコンデンサ
Cの一端には、コンデンサ充放電手段の出力となる前記
カレントミラー回路CMの出力とトランジスタQ8のコレク
タをそれぞれ接続している。On the other hand, the transistor Q 1 base, i.e. inverting input In
- and to connect the capacitor C and the ground, to one end of the capacitor C, connects the collector of the current mirror circuit CM and the output of the transistor Q 8 serving as an output of the capacitor charging and discharging means, respectively.
また、基準電圧Vrefを分圧して前記トランジスタQ2,Q
3のベースに印加するための電圧分割用抵抗R1とR2,R3と
R4とを設け、前記第1の正転入力In1 +,第2の正転入力I
n2 +にそれぞれ接続している。Further, the reference voltage Vref is divided to divide the transistors Q 2 , Q
Voltage dividing resistors R 1 for application to the base 3 and the R 2, R 3
R 4 and the first forward input In 1 + , the second forward input I
n 2 + respectively.
この構成において、トランジスタQ2のベース電位をVH
とすると、 となる。また、トランジスタQ3のベース電位をVLとする
と、 となる。そして、VH>VLとなるように抵抗R1〜R4を決め
ることとする。In this configuration, the base potential of the transistor Q 2 V H
Then Becomes In addition, when the base potential of the transistor Q 3 and V L, Becomes Then, it is assumed that determine the resistance R 1 to R 4 such that V H> V L.
最初の電源投入直後のコンデンサCの電荷は、“0"で
あるからコンパレータCOMPの出力OUTはこの時点では
“H"となり、トランジスタQ6はオフしている。したがっ
て、コンパレータCOMPの閾値は、トランジスタQ2,Q3の
ベース電圧の高い方が優先するから、VHとなる。そし
て、トランジスタQ8のベース電位VTをVT<VHとなるよう
に設定しておくとトランジスタQ8はオフするから、定電
流I02はカレントミラー回路CMで折り返されてコンデン
サを充電していく。The first power-charge the capacitor C immediately after, "0" is output OUT of a is from comparator COMP at this time becomes "H", the transistor Q 6 is turned off. Therefore, the threshold value of the comparator COMP becomes VH because the higher one of the base voltages of the transistors Q 2 and Q 3 has priority. Then, because if you set the base potential V T of the transistor Q 8 such that V T <V H transistor Q 8 is turned off, the constant current I 02 charges the capacitor is folded by the current mirror circuit CM To go.
この充電により、コンデンサCの端子電圧が閾値VHを
越えると、コンパレータCOMPの出力OUTは“L"になり、
トランジスタQ6はオンして飽和する。この時、トランジ
スタQ2のベース電位VHは略0Vとなり、今度はコンパレー
タCOMPの閾値がVLとなる。この時、トランジスタQ7の電
位もほぼ0VであることからトランジスタQ7がオフし、そ
の結果、定電流I02はトランジスタQ8のコレクタを介し
てコンデンサCの電荷を放電する。そして、コンデンサ
Cの端子電圧がVLよりも下がった時、又、コンパレータ
COMPの出力OUTは再び“H"になる。As a result of this charging, when the terminal voltage of the capacitor C exceeds the threshold value V H , the output OUT of the comparator COMP becomes “L”,
Transistor Q 6 is saturated turned on. At this time, the base potential V H is substantially 0V, the transistor Q 2, the threshold of this time the comparator COMP becomes V L. At this time, potential of the transistor Q 7 is also a transistor Q 7 is turned off since it is almost 0V, resulting, constant current I 02 will discharge the capacitor C through the collector of transistor Q 8. And when the terminal voltage of the capacitor C falls below VL ,
The output OUT of COMP becomes “H” again.
以上のことを繰り返して発振が連続する。 Oscillation is continued by repeating the above.
次に第1図の発振器の発振周波数を求める。第2図
(a)乃至(c)は第1図の各端子波形である。コンデ
ンサCの充電モード時間をT1、放電モード時間をT2とす
ると、 T1=T2=C/I02(VH−VL) ……(8) (8)式を(6),(7)式を用いて書き換えると、 この発振周波数fは(9)式より となり基準電圧Vrefを可変することにより発振周波数を
制御することができる。Next, the oscillation frequency of the oscillator shown in FIG. 1 is obtained. 2 (a) to 2 (c) show terminal waveforms of FIG. If the charge mode time of the capacitor C is T 1 and the discharge mode time is T 2 , T 1 = T 2 = C / I 02 (V H −V L ) (8) (8) Rewriting using equation (7), This oscillation frequency f is obtained from the equation (9). The oscillation frequency can be controlled by varying the reference voltage Vref .
第3図は本発明の第2実施例の発振回路である。この
実施例は第1実施例におけるコンデンサCの充放電用定
電流源を1個の抵抗R5に置き換えたものである。この抵
抗R5は一端がコンパレータCOMPの出力端OUTに、他端が
コンデンサCに接続される。ここでコンパレータCOMPの
出力OUTは、はき出しと吸込の両方向できるものとす
る。そして、コンパレータCOMPの出力OUTが“L"の時、
閾値VHを約0VにシャントするNPNトランジスタQ9のベー
スはコンパレータ出力OUTを反転した出力で駆動する。
その他の接続は第1図と同様であるのでその説明を省略
する。FIG. 3 shows an oscillation circuit according to a second embodiment of the present invention. This embodiment is obtained by replacing the constant current source charging and discharging of the capacitor C in the first embodiment to a single resistor R 5. The output terminal OUT of the resistor R 5 has one end comparator COMP, the other end is connected to the capacitor C. Here, it is assumed that the output OUT of the comparator COMP can be performed in both directions of discharge and suction. When the output OUT of the comparator COMP is “L”,
The base of the NPN transistor Q 9 shunting threshold V H of about 0V is driven by the output obtained by inverting the comparator output OUT.
Other connections are the same as those in FIG. 1, and a description thereof will be omitted.
この実施例におけるコンパレータCOMPの各入力端波形
は従来例の場合の第5図と同様になる。しかし発振周波
数を制御するコンパレータCOMPの入力閾値VHとVLは、第
1図の場合と同様、外部の基準電圧で制御できる。その
ため電圧制御発振器としての応用が可能であるという利
点がある。この時の発振周波数は(5)式と同様にな
る。但し、抵抗R4と抵抗R5とすればよい。The input terminal waveforms of the comparator COMP in this embodiment are the same as those in FIG. 5 in the case of the conventional example. However, the input thresholds VH and VL of the comparator COMP for controlling the oscillation frequency can be controlled by an external reference voltage as in the case of FIG. Therefore, there is an advantage that application as a voltage controlled oscillator is possible. The oscillation frequency at this time is the same as that of equation (5). However, it may be a resistor R 4 and the resistor R 5.
以上説明したように本発明は、簡単な構成で発振周波
数を基準電圧源で精度よく制御することができ、発振周
波数の安定性が良いという効果がある。また、基準電圧
源による周波数制御方式のため、その電圧を変えるだけ
で簡単に周波数が制御でき、電圧制御発振器としても利
用できる効果がある。更に、発振周波数は閾値を決定す
る抵抗の比によって決定されるため、抵抗値を大きくす
ることにより低消費電力化を図ることができる効果もあ
る。As described above, the present invention has an effect that the oscillation frequency can be accurately controlled by the reference voltage source with a simple configuration, and the oscillation frequency has good stability. Further, since the frequency is controlled by the reference voltage source, the frequency can be easily controlled only by changing the voltage, and there is an effect that it can be used as a voltage controlled oscillator. Furthermore, since the oscillation frequency is determined by the ratio of the resistors that determine the threshold value, increasing the resistance value has the effect of reducing power consumption.
第1図は本発明の第1実施例の回路図、第2図(a)乃
至(c)はそれぞれ第1図のコンパレータ入力端の各波
形を示す図、第3図は本発明の第2実施例の回路図、第
4図は従来のコンパレータを用いた発振回路の回路図、
第5図(a)及び(b)はそれぞれ第4図のコンパレー
タ入力端の各波形を示す図である。 Q1〜Q9……トランジスタ、R1〜R5……抵抗、C……コン
デンサ、A……増幅器、CM……カレントミラー回路、I
01,I02……定電流源、In1 +,In2 +,In……正転入力端子、
In -……反転入力端子、GND……接地、COMP……コンパレ
ータ、OUT……出力端子、VCC……電源端子、Vref……基
準電圧、VT……定電流源極性切換用閾値電圧。FIG. 1 is a circuit diagram of a first embodiment of the present invention, FIGS. 2 (a) to 2 (c) are diagrams showing respective waveforms at the comparator input terminal of FIG. 1, and FIG. 3 is a second embodiment of the present invention. FIG. 4 is a circuit diagram of an oscillator circuit using a conventional comparator,
FIGS. 5 (a) and 5 (b) are diagrams showing waveforms at the comparator input terminal in FIG. 4, respectively. Q 1 ~Q 9 ...... transistor, R 1 ~R 5 ...... resistance, C ...... capacitor, A ...... amplifier, CM ...... current mirror circuit, I
01, I 02 ...... constant current source, I n1 +, I n2 + , I n ...... non-inverting input terminal,
I n - ...... inverting input terminal, GND ...... ground, COMP ...... comparator, OUT ...... output terminal, V CC ...... supply terminal, V ref ...... reference voltage, V T ...... constant current source polarity switching threshold Voltage.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−62210(JP,A) 特開 昭57−20021(JP,A) 特開 昭60−10811(JP,A) 特開 昭59−19422(JP,A) 実開 昭56−77143(JP,U) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-59-62210 (JP, A) JP-A-57-20021 (JP, A) JP-A-60-10811 (JP, A) JP-A-59-210 19422 (JP, A) Actually open 1956-77143 (JP, U)
Claims (1)
ランジスタと、第1の正転入力を構成する第2のトラン
ジスタと、第2の正転入力を構成する第3のトランジス
タとを含むコンパレータを構成し、かつ前記コンパレー
タの出力に接続された電子スイッチと、前記反転入力と
接地間とに接続されたコンデンサと、前記コンデンサを
充放電する充放電手段と、前記コンパレータの電源とは
独立して設けられ、前記第1と第2の各正転入力にそれ
ぞれ抵抗で分圧した電圧を入力する基準電圧源とを備え
た発振回路であって、前記電子スイッチの出力は前記充
放電手段の入力に接続されると共に前記第2の正転入力
に接続され、前記コンパレータの出力で前記電子スイッ
チのオン・オフ動作を制御し、前記充放電手段は前記電
子スイッチのオン・オフ動作に応動して定電流を流入又
は流出させて前記コンデンサを充放電すると共に、前記
電子スイッチのオン・オフが一方の状態のときは前記第
1の正転入力より高い前記第2の正転入力をコンパレー
タの入力閾値とし、前記電子スイッチのオン・オフが他
方の状態のときは前記第2の正転入力を停止させて前記
第1の正転入力をコンパレータの入力閾値とすることを
特徴とする発振回路。A first transistor forming an inverting input of a differential amplifier, a second transistor forming a first non-inverting input, and a third transistor forming a second non-inverting input. An electronic switch connected to the output of the comparator, a capacitor connected between the inverting input and ground, charging / discharging means for charging / discharging the capacitor, and a power supply for the comparator. An oscillation circuit comprising: a reference voltage source that is provided independently and inputs a voltage divided by a resistor to each of the first and second non-inverting inputs; Connected to the input of the means and connected to the second non-inverting input, and controls the on / off operation of the electronic switch by the output of the comparator, and the charging / discharging means controls the on / off operation of the electronic switch. In response to the off operation, a constant current flows in or out to charge and discharge the capacitor, and when the electronic switch is on or off in one state, the second positive input is higher than the first normal input. The inverting input is used as the input threshold of the comparator, and when the electronic switch is in the on / off state, the second forward input is stopped and the first forward input is used as the input threshold of the comparator. Characteristic oscillation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149160A JP3036756B2 (en) | 1989-06-12 | 1989-06-12 | Oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149160A JP3036756B2 (en) | 1989-06-12 | 1989-06-12 | Oscillation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0313115A JPH0313115A (en) | 1991-01-22 |
JP3036756B2 true JP3036756B2 (en) | 2000-04-24 |
Family
ID=15469104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1149160A Expired - Lifetime JP3036756B2 (en) | 1989-06-12 | 1989-06-12 | Oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3036756B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA948103B (en) * | 1993-11-17 | 1995-06-05 | Honda Motor Co Ltd | Method and apparatus for assembling motor vehicle body |
EP1473214B1 (en) | 2001-11-08 | 2008-06-25 | Daihatsu Motor Company, Ltd. | Vehicle body assembling method |
US7605861B2 (en) * | 2005-03-10 | 2009-10-20 | Onlive, Inc. | Apparatus and method for performing motion capture using shutter synchronization |
-
1989
- 1989-06-12 JP JP1149160A patent/JP3036756B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0313115A (en) | 1991-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0332026B2 (en) | ||
JPS63227210A (en) | Frequency signal generator especially for switching mode power supply | |
US4611136A (en) | Signal delay generating circuit | |
JP3036756B2 (en) | Oscillation circuit | |
US4798973A (en) | High frequency charge pump/integrator circuit | |
JP2520466B2 (en) | Time constant circuit | |
JPH05252003A (en) | Monostable multivibrator | |
JP2982326B2 (en) | DC feedback amplifier | |
JPH0659020B2 (en) | Unstable multivibrator | |
JP3194738B2 (en) | CR oscillation circuit | |
JPH03121614A (en) | Oscillating circuit | |
JPH0224271Y2 (en) | ||
JPH0744248A (en) | Constant voltage circuit | |
JP2738024B2 (en) | Negative feedback differential amplifier circuit | |
JP2821612B2 (en) | Output circuit | |
JPH053933B2 (en) | ||
JPH0336110Y2 (en) | ||
JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
JP2723703B2 (en) | Arithmetic circuit | |
JPH03283911A (en) | Delay circuit | |
JPH03220913A (en) | Electronic comparator device | |
JPH0358204B2 (en) | ||
JPH0462611B2 (en) | ||
JPS6030212A (en) | Voltage-controlled oscillation circuit | |
JPH0353803B2 (en) |