JPS5929902B2 - 割込信号処理方式 - Google Patents
割込信号処理方式Info
- Publication number
- JPS5929902B2 JPS5929902B2 JP6848980A JP6848980A JPS5929902B2 JP S5929902 B2 JPS5929902 B2 JP S5929902B2 JP 6848980 A JP6848980 A JP 6848980A JP 6848980 A JP6848980 A JP 6848980A JP S5929902 B2 JPS5929902 B2 JP S5929902B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interrupt signal
- interrupt
- input signal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Description
【発明の詳細な説明】
本発明は、入力信号のレベル判定で割込信号を形成して
、プロセツサヘの割込信号とする為の割込信号処理方式
に関するものである。
、プロセツサヘの割込信号とする為の割込信号処理方式
に関するものである。
プロセッサが通常のプログラムを実行中に割込信号を受
付けると、実行中のプログラムを中断して、予め定めら
れた割込処理プログラムを実行し、この割込処理プログ
ラムの実行終了により、先に中断したプログラムの実行
を再開するものであり、割込信号としては、例えば入力
信号の立上り又は立下りのエッジ検出により発生する場
合と、入力信号のレベルにより判定して発生する場合と
があり、マイクロプロセッサを用いた制御装置に於いて
は、入力信号のレベル判定で割込信号を発生する方式が
比較的多く採用されている。
付けると、実行中のプログラムを中断して、予め定めら
れた割込処理プログラムを実行し、この割込処理プログ
ラムの実行終了により、先に中断したプログラムの実行
を再開するものであり、割込信号としては、例えば入力
信号の立上り又は立下りのエッジ検出により発生する場
合と、入力信号のレベルにより判定して発生する場合と
があり、マイクロプロセッサを用いた制御装置に於いて
は、入力信号のレベル判定で割込信号を発生する方式が
比較的多く採用されている。
入力信号のレベル判定で割込信号を発生する場合、割込
信号は通常ローレベルとするものであるが、その時間幅
はｌ命令サイクル以上であると共に、割込処理プログラ
ムを終了する以前に復旧していなければならないもので
ある。
信号は通常ローレベルとするものであるが、その時間幅
はｌ命令サイクル以上であると共に、割込処理プログラ
ムを終了する以前に復旧していなければならないもので
ある。
その為第１図又は第２図に示す構成が用いられていた。
第１図に於いては、波形整形回路１により入力信号Ｓｉ
ｎの所定レベル以上を矩形波として出力し、単安定マル
チバイブレータ３を起動して所定のパルス幅の割込信号
ＩＲとしてマイクロプロセッサ３に入力するものであり
、第２図に於いては、波形整形回路４の出力をラッチ回
路５でラッチしでマイクロプロセッサ６に割込信号ＩＲ
として加え、マイクロプロセッサ６の割込処理プログラ
ム実行中に出力するクリア信号ＣＬＲによりラッチ回路
５をクリアするものである。例えばエンジンの点火信号
を割込信号とする場合、第３図に示すように、点火信号
を抵抗分圧等により所定のレベルとした入力信号Ｓｉｎ
を基準電圧Ｖｒにより比較器１で比較するもので、その
出力をラッチ回路８に加える。
第１図に於いては、波形整形回路１により入力信号Ｓｉ
ｎの所定レベル以上を矩形波として出力し、単安定マル
チバイブレータ３を起動して所定のパルス幅の割込信号
ＩＲとしてマイクロプロセッサ３に入力するものであり
、第２図に於いては、波形整形回路４の出力をラッチ回
路５でラッチしでマイクロプロセッサ６に割込信号ＩＲ
として加え、マイクロプロセッサ６の割込処理プログラ
ム実行中に出力するクリア信号ＣＬＲによりラッチ回路
５をクリアするものである。例えばエンジンの点火信号
を割込信号とする場合、第３図に示すように、点火信号
を抵抗分圧等により所定のレベルとした入力信号Ｓｉｎ
を基準電圧Ｖｒにより比較器１で比較するもので、その
出力をラッチ回路８に加える。
第４図は動作説明図であり、同図ａは入力信号Ｓｉｎの
一例を示し同図ｂは比較器７の出力信号を示す。ラツチ
回路８のＱ端子出力が割込信号１Ｒとしてマイクロプロ
セツサ９に加えられ、マイクロプロセツサ９は第４図ｅ
に示す割込処理プログラム実行中に同図ｄに示すクリア
信号ＣＬＲをラツチ回路８のクリア端子ＣＲに加えるの
で、ラツチ回路８のＱ端子出力即ち割込信号１Ｒは第４
図ｃに示すものとなる。前述の如く従来例に於いては、
割込信号１Ｒを発生させる為には、波形整形回路と単安
定マルチバイブレータ又はラツチ回路を必要とするもの
であつた。本発明は、比較回路と僅かな構成部品によつ
て所望の割込信号を発生し得るようにすることを目的と
するものである。
一例を示し同図ｂは比較器７の出力信号を示す。ラツチ
回路８のＱ端子出力が割込信号１Ｒとしてマイクロプロ
セツサ９に加えられ、マイクロプロセツサ９は第４図ｅ
に示す割込処理プログラム実行中に同図ｄに示すクリア
信号ＣＬＲをラツチ回路８のクリア端子ＣＲに加えるの
で、ラツチ回路８のＱ端子出力即ち割込信号１Ｒは第４
図ｃに示すものとなる。前述の如く従来例に於いては、
割込信号１Ｒを発生させる為には、波形整形回路と単安
定マルチバイブレータ又はラツチ回路を必要とするもの
であつた。本発明は、比較回路と僅かな構成部品によつ
て所望の割込信号を発生し得るようにすることを目的と
するものである。
以下実施例について詳細に説明する。第５図は本発明の
一実施例の要部回路図を示し、抵抗３１を介して加えら
れる入力信号Ｓｉｎと基準電圧Ｖｒとを比較回路３０で
比較して割込信号ＩＲを出力するものであるが、マイク
ロプロセツサより無効化信号ＮＳがダイオード３２を介
して比較回路３０の入力信号側の端子に加えられる。
一実施例の要部回路図を示し、抵抗３１を介して加えら
れる入力信号Ｓｉｎと基準電圧Ｖｒとを比較回路３０で
比較して割込信号ＩＲを出力するものであるが、マイク
ロプロセツサより無効化信号ＮＳがダイオード３２を介
して比較回路３０の入力信号側の端子に加えられる。
それにより入力信号Ｓｉｎのレベルが一様に低下し、基
準電圧ｒを下回るため割込信号１Ｒが出力されなくなる
。第６図は動作説明図であり、同図ａに示す入力信号Ｓ
ｉｎと基準電圧Ｖｒとの比較により、同図ｂに示す出力
信号となるものであるが、同図ｃに示す無効化信号ＮＳ
により、比較回路３０の出力の割込信号１Ｒは同図ｄに
示すものとなる。入力信号Ｓｉｎが基準電圧Ｖｒ以上と
なる時間Ｔ１は、点火信号の場合数１００μＳ程度であ
り、時間Ｔ２は少なくとも割込処理プログラム実行時間
内となるようにクリア信号出力と同様にして無効化信号
ＮＳを出力することにより設定される。又入力信号Ｓｉ
ｎの発生周期Ｔ４は数ＭＳ以上のもので、エンジンの回
転数に応じて変化する。従つて時間Ｔ３をＴ１〈Ｔ３〈
Ｔ４となるようにプログラム計算する。この実施例では
比較回路３０と抵抗３１とダイオード３２とにより構成
されるので、経済的な構成となる。第７図は本発明の他
の実施例の要部回路図であり、抵抗４１を介して加えら
れる入力信号Ｓｉｎと基準電圧ｒとを比較回路４０で比
較して割込信号１Ｒを出力し、比較回路４０の基準電圧
Ｖｒをマイクロプロセツサからの匍脚信号ＣＮＴにより
変更するものである。
準電圧ｒを下回るため割込信号１Ｒが出力されなくなる
。第６図は動作説明図であり、同図ａに示す入力信号Ｓ
ｉｎと基準電圧Ｖｒとの比較により、同図ｂに示す出力
信号となるものであるが、同図ｃに示す無効化信号ＮＳ
により、比較回路３０の出力の割込信号１Ｒは同図ｄに
示すものとなる。入力信号Ｓｉｎが基準電圧Ｖｒ以上と
なる時間Ｔ１は、点火信号の場合数１００μＳ程度であ
り、時間Ｔ２は少なくとも割込処理プログラム実行時間
内となるようにクリア信号出力と同様にして無効化信号
ＮＳを出力することにより設定される。又入力信号Ｓｉ
ｎの発生周期Ｔ４は数ＭＳ以上のもので、エンジンの回
転数に応じて変化する。従つて時間Ｔ３をＴ１〈Ｔ３〈
Ｔ４となるようにプログラム計算する。この実施例では
比較回路３０と抵抗３１とダイオード３２とにより構成
されるので、経済的な構成となる。第７図は本発明の他
の実施例の要部回路図であり、抵抗４１を介して加えら
れる入力信号Ｓｉｎと基準電圧ｒとを比較回路４０で比
較して割込信号１Ｒを出力し、比較回路４０の基準電圧
Ｖｒをマイクロプロセツサからの匍脚信号ＣＮＴにより
変更するものである。
なお４１〜４４は抵抗、４５はダイオードであり、抵抗
４３，４４により電源電圧Ｖｃｃを分圧して基準電圧ｒ
とし、制御信号ＣＮＴがダイオード４５を介して比較回
路４０の基準電圧ｒ入力端に加えられることによつて基
準電圧Ｖｒが上昇する。第８図は動作説明図であり、同
図ａの実線を入力信号Ｓｌｎとすると、電源電圧Ｖｃｃ
を抵抗４３，４４により分圧した基準電圧Ｖｒ以上の入
力信号Ｓｉｎのレベルにより比較回路４０の出力はロー
レベルとなつて割込信号ＩＲがマイクロプロセツサへ入
力され、マイクロプロセツサの割込処理プログラム実行
過程で制御信号がＣＮＴが第８図ｂに示すように出力さ
れる。従つてこの制御信号ＣＮＴにより基準電圧Ｖｒの
レベルが上昇する。即ち比較回路４０の基準電圧Ｖｒは
第８図ａの点線で示すように変化する。それによつて割
込信号Ｒの時間幅は所定の時間幅に制御され第８図ｃに
示すものとなる。なお匍磨信号ＣＮＴの時間関係は第５
図と第６図とに示す実施例と同様にして選定することが
できる。以上説明したように、本発明は、入力信号Ｓｉ
ｎを基準電圧ｒと比較回路３０，４０により比較し、基
準電圧ｒ以上のレベルの入力信号Ｓｉｎにより割込信号
１Ｒがプロセツサに加えられ、その割込信号Ｒの時間幅
をプロセツサからの制御により所定の幅とするものであ
り、入力信号Ｓｌｎの波形整形を行なう比較回路と僅か
な周辺回路で実現できるので、軽済的な構成となると共
に集積回路化も容易である利点がある。
４３，４４により電源電圧Ｖｃｃを分圧して基準電圧ｒ
とし、制御信号ＣＮＴがダイオード４５を介して比較回
路４０の基準電圧ｒ入力端に加えられることによつて基
準電圧Ｖｒが上昇する。第８図は動作説明図であり、同
図ａの実線を入力信号Ｓｌｎとすると、電源電圧Ｖｃｃ
を抵抗４３，４４により分圧した基準電圧Ｖｒ以上の入
力信号Ｓｉｎのレベルにより比較回路４０の出力はロー
レベルとなつて割込信号ＩＲがマイクロプロセツサへ入
力され、マイクロプロセツサの割込処理プログラム実行
過程で制御信号がＣＮＴが第８図ｂに示すように出力さ
れる。従つてこの制御信号ＣＮＴにより基準電圧Ｖｒの
レベルが上昇する。即ち比較回路４０の基準電圧Ｖｒは
第８図ａの点線で示すように変化する。それによつて割
込信号Ｒの時間幅は所定の時間幅に制御され第８図ｃに
示すものとなる。なお匍磨信号ＣＮＴの時間関係は第５
図と第６図とに示す実施例と同様にして選定することが
できる。以上説明したように、本発明は、入力信号Ｓｉ
ｎを基準電圧ｒと比較回路３０，４０により比較し、基
準電圧ｒ以上のレベルの入力信号Ｓｉｎにより割込信号
１Ｒがプロセツサに加えられ、その割込信号Ｒの時間幅
をプロセツサからの制御により所定の幅とするものであ
り、入力信号Ｓｌｎの波形整形を行なう比較回路と僅か
な周辺回路で実現できるので、軽済的な構成となると共
に集積回路化も容易である利点がある。
第１図及び第２図は入力信号のレベル判定で割込信号を
発生する従来例のプロツク線図、第３図は点火信号を入
力信号として割込信号を発生する従来例のプロツク線図
、第４図は第３図の動作説明図、第５図及び第７図はそ
れぞれ本発明の異なる実施例の回路図、第６図及び第８
図はそれぞれ動作説明図である。
発生する従来例のプロツク線図、第３図は点火信号を入
力信号として割込信号を発生する従来例のプロツク線図
、第４図は第３図の動作説明図、第５図及び第７図はそ
れぞれ本発明の異なる実施例の回路図、第６図及び第８
図はそれぞれ動作説明図である。
Claims (1)
- 【特許請求の範囲】 １ 入力信号のレベル判定によりプロセツサへ割込信号
を加える割伏信号処理方式に於いて、前記入力信号を基
準電圧と比較する比較回路を備え、前記プロセッサから
所定の時間幅を有する制御信号を該比較回路のどちらか
一方の入力端に与え、該入力端に供給される入力信号又
は基準電圧のレベルを変化させて前記比較回路の出力信
号の時間幅を制御することにより、所定の時間幅の割込
信号を作成することを特徴とする割込信号処理方式。 ２ 前記制御信号は、前記比較回路の基準電圧入力端に
供給されて該基準電圧のレベルを増大させる信号であり
、該レベルの増大により前記比較回路の出力信号の時間
幅を制御することを特徴とする特許請求の範囲第１項記
載の割込信号処理方式。 ３ 前記制御信号は前記比較回路の入力信号入力端に供
給されて該入力信号を無効にする無効化信号であり、該
入力信号の無効により前記比較回路の出力信号の時間幅
の無効により前記比較回路の出力信号の時間幅を制御す
ることを特徴とする特許請求の範囲第１項記載の割込信
号処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6848980A JPS5929902B2 (ja) | 1980-05-23 | 1980-05-23 | 割込信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6848980A JPS5929902B2 (ja) | 1980-05-23 | 1980-05-23 | 割込信号処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56164426A JPS56164426A (en) | 1981-12-17 |
| JPS5929902B2 true JPS5929902B2 (ja) | 1984-07-24 |
Family
ID=13375148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6848980A Expired JPS5929902B2 (ja) | 1980-05-23 | 1980-05-23 | 割込信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929902B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271431A (ja) * | 1989-04-13 | 1990-11-06 | Man Design Kk | 割り込み信号供給回路 |
-
1980
- 1980-05-23 JP JP6848980A patent/JPS5929902B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56164426A (en) | 1981-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| JPS5929902B2 (ja) | 割込信号処理方式 | |
| US4583198A (en) | Computer program run-away supervisory circuit and method | |
| US4763025A (en) | Frequency discrimination circuit | |
| JPS622684Y2 (ja) | ||
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPS5923854U (ja) | マイクロコンピユ−タのインタラプト回路 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPS622445B2 (ja) | ||
| JPS60209851A (ja) | プログラム・シ−ケンス・ストツプ方式 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPS5846451A (ja) | プログラム暴走検出処理方式 | |
| JPH0334689B2 (ja) | ||
| JPS5884348A (ja) | コンピユ−タの割込み処理方法 | |
| JPH02674B2 (ja) | ||
| JPS5842370U (ja) | 誤点火防止回路 | |
| JPS61279962A (ja) | 情報処理装置 | |
| JPH0147812B2 (ja) | ||
| JPH0614322B2 (ja) | 割込み発生回路 | |
| JPH0455906A (ja) | シーケンサの高速割込み型制御方法および装置 | |
| JPS58172761A (ja) | ウオツチドツグ回路 | |
| JPS63181043A (ja) | 制御装置の疑似入力信号発生装置 | |
| JPH02217935A (ja) | デバッグ用割込み発生回路 | |
| JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 |