JPS5929891B2 - Data transfer method - Google Patents
Data transfer methodInfo
- Publication number
- JPS5929891B2 JPS5929891B2 JP55090094A JP9009480A JPS5929891B2 JP S5929891 B2 JPS5929891 B2 JP S5929891B2 JP 55090094 A JP55090094 A JP 55090094A JP 9009480 A JP9009480 A JP 9009480A JP S5929891 B2 JPS5929891 B2 JP S5929891B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- data transfer
- output
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Description
【発明の詳細な説明】
この発明は、バスを介して接続された複数のデータ処理
装置間におけるデータ転送方式に関し、特に中央処理装
置からその演算結果を主記憶あるいは入出力装置にデー
タを転送するためのデータ転送方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer method between a plurality of data processing devices connected via a bus, and in particular, to a method for transferring data from a central processing unit to a main memory or an input/output device. Concerning data transfer methods.
従来、この種のデータ転送方式として次のようなものが
あつた。Conventionally, there have been the following data transfer methods of this type.
第1図を参照して説明すると、中央処理装置1から主記
憶あるいは入出力装置2にデータを転送する場合は、中
央処理装置1は転送すべきデータを内部バス3を介して
まず出力レジスタ4に転送し、次いで制御信号TCを入
出力装置2に送る。これに応答し、入出力装置2は、出
力レジスタ4の内容を読込み、その内容について誤りチ
ェックをし、その結果のチェック信号CHKを中央処理
装置1に送る。もし、チェック信号が誤りがあつたこと
を示すものであつたときは、前述した制御信号TCの送
出以降の処理を反復即ちリトライをする。To explain with reference to FIG. 1, when transferring data from the central processing unit 1 to the main memory or the input/output device 2, the central processing unit 1 first transfers the data to the output register 4 via the internal bus 3. and then sends the control signal TC to the input/output device 2. In response, the input/output device 2 reads the contents of the output register 4, checks the contents for errors, and sends the resulting check signal CHK to the central processing unit 1. If the check signal indicates that an error has occurred, the processing after sending the control signal TC described above is repeated, that is, retried.
しかし、データの誤りが出力レジスタ4で発生したもの
であつたときは、このようなリトライを実行しても正し
いデータを入出力装置2に転送することはできない。However, if a data error occurs in the output register 4, correct data cannot be transferred to the input/output device 2 even if such a retry is performed.
従来のデータ転送方式は、前記のように出力レジスタで
発生したデータ誤りを除去できず、またこのようなデー
タ誤りを除去するためには出力レジスタに対してデータ
を再度演算し、その結果を再送しなければならず、この
ような処理により中央処理装置のパーフオーマンスを低
下させる欠点があつた。Conventional data transfer methods cannot eliminate data errors that occur in the output register as described above, and in order to eliminate such data errors, the data must be recalculated on the output register and the results must be retransmitted. This process has the drawback of degrading the performance of the central processing unit.
この発明は、前記のような従来方式の欠点を除去するた
めになされたもので、中央処理装置より出力レジスタに
データを転送する際に、このデータを別のレジスタにも
転送して記憶させておき、リトライの際はレジスタの内
容を出力レジスタに転送することにより、中央処理装置
のパーフオーマンスとデータ転送の信頼性の向上が得ら
れるデータ転送方式を提供することを目的とする。This invention was made in order to eliminate the drawbacks of the conventional method as described above, and when data is transferred from the central processing unit to the output register, this data is also transferred to another register and stored. The present invention aims to provide a data transfer method that improves the performance of a central processing unit and the reliability of data transfer by transferring the contents of a register to an output register during a retry.
以下、この発明の一実施例を第2図に示すブロック図に
ついて説明する。第2図における符号1〜4は、第1図
で説明したものと同一である。中央処理装置1は、入出
力装置2に転送すべきデータを内部バス3を介して出力
レジスタ4に転送すると共に、このデータをレジスタ5
にも転送して記憶させる。レジスタ4に記憶されたデー
タは、前述と同じようにして入出力装置2に転送され、
これより中央処理装置1へチエツク信号CHKが送られ
る。チエツク信号CHKが誤りの存在を示すものであつ
たときは、中央処理装置1は、レジスタ5のデータを内
部バス3を介して出力レジスタ4に転送して制御信号T
Cの送出以下のリトライを実行する。An embodiment of the present invention will be described below with reference to the block diagram shown in FIG. Reference numerals 1 to 4 in FIG. 2 are the same as those explained in FIG. 1. The central processing unit 1 transfers data to be transferred to the input/output device 2 to the output register 4 via the internal bus 3, and also transfers this data to the register 5.
It is also transferred and stored. The data stored in the register 4 is transferred to the input/output device 2 in the same manner as described above.
From this, a check signal CHK is sent to the central processing unit 1. When the check signal CHK indicates the presence of an error, the central processing unit 1 transfers the data in the register 5 to the output register 4 via the internal bus 3 and outputs the control signal T.
Execute the retry following the sending of C.
なお、レジスタ5は出力バス3に接続してもよい。Note that the register 5 may be connected to the output bus 3.
この場合は、出力バス3で発生したデータ誤りは救済で
きないが、出力レジスタ4以降のデータ誤りは救済でき
る。以上のように、この発明によれば、出力レジスタ以
降で発生するデータ誤りを容易に訂正でき、データ転送
の信頼性を向上できると共にデータ処理装置のパーフオ
ーマンスを向上できる。In this case, data errors occurring on the output bus 3 cannot be repaired, but data errors occurring in the output register 4 and beyond can be repaired. As described above, according to the present invention, data errors occurring after the output register can be easily corrected, the reliability of data transfer can be improved, and the performance of the data processing device can be improved.
第1図は従来のデータ転送方式を示すプロツク図、第2
図はこの発明の一実施例によるデータ転送方式を示すプ
ロツク図である。
1・・・・・・中央処理装置、2・・・・・・主記憶あ
るいは入出力装置、4・・・・・・出力レジスタ、5・
・・・・・レジスタ。Figure 1 is a block diagram showing the conventional data transfer method;
The figure is a block diagram showing a data transfer system according to an embodiment of the present invention. 1...Central processing unit, 2...Main memory or input/output device, 4...Output register, 5...
·····register.
Claims (1)
タを出力レジスタ及びバスを介して第2のデータ処理装
置に転送するデータ転送方式において、前記データを記
憶するレジスタを前記第1のデータ処理装置に接続し、
前記出力レジスタを介して前記第2のデータ処理装置に
転送されたデータにデータ誤りが発生したときは前記レ
ジスタの内容により前記出力レジスタの内容を更新して
前記データの転送を反復することを特徴とするデータ転
送方式。1 In a data transfer method in which calculation result data calculated by a first data processing device is transferred to a second data processing device via an output register and a bus, the register that stores the data is transferred to the first data processing device. connect to
When a data error occurs in the data transferred to the second data processing device via the output register, the content of the output register is updated according to the content of the register, and the data transfer is repeated. Data transfer method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55090094A JPS5929891B2 (en) | 1980-06-30 | 1980-06-30 | Data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55090094A JPS5929891B2 (en) | 1980-06-30 | 1980-06-30 | Data transfer method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5714927A JPS5714927A (en) | 1982-01-26 |
JPS5929891B2 true JPS5929891B2 (en) | 1984-07-24 |
Family
ID=13988924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55090094A Expired JPS5929891B2 (en) | 1980-06-30 | 1980-06-30 | Data transfer method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5929891B2 (en) |
-
1980
- 1980-06-30 JP JP55090094A patent/JPS5929891B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5714927A (en) | 1982-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4451837B2 (en) | Data transfer apparatus and data transfer method | |
JPH087697B2 (en) | Apparatus and method for maintaining control information integrity | |
JPS5929891B2 (en) | Data transfer method | |
JP3146863B2 (en) | Unidirectional loop transmission circuit | |
JPS59195736A (en) | Communication controller | |
JP2825464B2 (en) | Communication device | |
JPS6218059B2 (en) | ||
JP2980550B2 (en) | Communication device | |
JPS5911927B2 (en) | Address failure handling method | |
JPH0522267B2 (en) | ||
JPS63304356A (en) | Check system for normalcy of dma data | |
JPH0638239B2 (en) | Error correction mechanism | |
JPS581235A (en) | Transfer system for communication bus data | |
JPS62114047A (en) | Storage device | |
JPS60254242A (en) | Buffer control system | |
JPS60144866A (en) | Telegram retransmission system | |
JPH05250300A (en) | Information processor | |
JPS6043549B2 (en) | Data transfer control method | |
JPH02170250A (en) | Information processor | |
JPS63165943A (en) | Bus relaying device | |
JPH043699B2 (en) | ||
JPH02224045A (en) | Data transfer control system | |
JPH03175770A (en) | Parallel data test method | |
JPS63240658A (en) | Memory device | |
JPS602705B2 (en) | Optional connection method |