JP2953878B2 - Data transfer system - Google Patents

Data transfer system

Info

Publication number
JP2953878B2
JP2953878B2 JP4228210A JP22821092A JP2953878B2 JP 2953878 B2 JP2953878 B2 JP 2953878B2 JP 4228210 A JP4228210 A JP 4228210A JP 22821092 A JP22821092 A JP 22821092A JP 2953878 B2 JP2953878 B2 JP 2953878B2
Authority
JP
Japan
Prior art keywords
data
transfer
address
processing device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4228210A
Other languages
Japanese (ja)
Other versions
JPH0675869A (en
Inventor
直人 穴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP4228210A priority Critical patent/JP2953878B2/en
Publication of JPH0675869A publication Critical patent/JPH0675869A/en
Application granted granted Critical
Publication of JP2953878B2 publication Critical patent/JP2953878B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、データ処理装置間でデ
ータ転送を行うデータ転送システムに関し、特にブロッ
クデータの転送を行うデータ転送システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer system for transferring data between data processing devices, and more particularly to a data transfer system for transferring block data.

【0002】[0002]

【従来の技術】この種のブロックデータ転送を行うシス
テムにおいては、データの送信中もしくは送信後、デー
タ転送の正常動作を何らかの方法で確認する必要があ
る。例えば、転送単位ごとのチェックではデータ中にあ
らかじめパリティビットを設けパリティチェックする方
法等が考えられる。しかしこの方法では大量のデータを
転送する場合転送単位でのデータ落ちの発生等は検出で
きない。
2. Description of the Related Art In a system for performing this type of block data transfer, it is necessary to confirm the normal operation of data transfer during or after data transmission by some method. For example, in checking for each transfer unit, a method of providing a parity bit in data in advance and performing a parity check may be considered. However, in this method, when a large amount of data is transferred, it is not possible to detect the occurrence of data omission in a transfer unit.

【0003】そこで、従来のデータ転送システムは、こ
のようなデータ落ちの発生を検出するためにブロックデ
ータサイズの異なるデータを転送する際に、あらかじめ
ブロックデータの転送前にデータサイズを転送するなど
していた。
In order to detect the occurrence of such a data drop, a conventional data transfer system transfers data having different block data sizes before transferring the block data in advance. I was

【0004】[0004]

【発明が解決しようとする課題】しかし、上述した従来
のデータ転送システムにおけるブロックデータの転送の
データチェック方法では、受信側でデータ数をカウント
するなどのカウンタが必要になる等ハードウェアがふえ
てしまう問題があり、全てのデータが正しく転送された
ことを確認するよい方法がなかった。
However, the data check method for transferring block data in the conventional data transfer system described above requires additional hardware such as the necessity of a counter for counting the number of data on the receiving side. There was no good way to verify that all data was transferred correctly.

【0005】本発明はこのような問題点を解決するもの
で、転送データ量が正しいかどうかのチェックを少ない
ハードウェアで実現できるデータ転送システムを提供す
ることを目的とする。
An object of the present invention is to solve such a problem, and an object of the present invention is to provide a data transfer system which can check whether or not a transfer data amount is correct with a small amount of hardware.

【0006】[0006]

【課題を解決するための手段】本発明のシステムは、第
1のデータ処理装置から第2のデータ処理装置へブロッ
クデータ転送を行うデータ転送システムにおいて、前記
第2のデータ処理装置は、 前記第1のデータ処理装置
から転送されたブロックデータを格納する転送データ格
納手段と、前記転送データ格納手段への格納アドレスを
指示するアドレスレジスタ手段と、前記第1のデータ処
理装置から転送されるブロックデータで、該ブロックデ
ータの最終要素に該最終要素自身の前記データ格納手段
への格納アドレスを示す情報である最終アドレス情報を
付加したブロックデータを受け、前記最終アドレス情報
と前記アドレス保持手段に保持されたアドレスとを比較
するデータ比較手段を有し、前記データ比較手段の結果
より前記ブロックデータ転送エラーを検出することを特
徴とする。
According to the present invention, there is provided a data transfer system for performing block data transfer from a first data processing device to a second data processing device, wherein the second data processing device comprises: Transfer data storage means for storing block data transferred from the first data processing apparatus, address register means for designating a storage address to the transfer data storage means, and block data transferred from the first data processing apparatus Receiving the block data in which the last element of the block data is added with final address information which is information indicating the storage address of the final element itself in the data storage means, and which is stored in the final address information and the address holding means. Data comparing means for comparing the block data with the address. Data transfer error is detected.

【0007】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0008】図1は本発明の一実施例の構成図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【0009】図1において、1は送信側データ処理装置
であり、ブロックデータの転送制御を行う制御回路、ブ
ロックデータを格納する格納装置(いずれも図示せず)
を含む。
In FIG. 1, reference numeral 1 denotes a transmission-side data processing device, which is a control circuit for controlling transfer of block data, and a storage device for storing block data (both not shown).
including.

【0010】2は、受信側データ処理装置であり、ブロ
ックデータの転送を制御する転送制御回路10、転送さ
れたブロックデータを受信する転送データ受信レジスタ
11、転送されたブロックデータを格納する転送データ
バッファ12、転送データバッファ12のバイトアドレ
スを示すアドレスカウンタ13、転送終了時に転送デー
タ受信レジスタ11とアドレスカウンタ13とのデータ
を比較する比較回路14を有する。
Reference numeral 2 denotes a receiving-side data processing device, a transfer control circuit 10 for controlling the transfer of block data, a transfer data receiving register 11 for receiving the transferred block data, and a transfer data for storing the transferred block data. It has a buffer 12, an address counter 13 indicating a byte address of the transfer data buffer 12, and a comparison circuit 14 for comparing data between the transfer data reception register 11 and the address counter 13 at the end of transfer.

【0011】また、20はブロックデータのデータイン
タフェースである1バイト幅の転送データ線、21は送
信側データ処理装置1から受信側データ処理装置2への
ブロックデータの転送要求を示す転送リクエスト信号、
22は転送リクエスト信号21に応答して制御回路10
が出力する、転送の受け付けを示す転送許可信号、23
は転送データ受信レジスタ11のデータストローブ信
号、24はアドレスカウンタ13のアドレスカウントア
ップ信号、25は比較回路14の動作を有効とさせるチ
ェックイネーブル信号、26は比較回路14において不
一致が発生したときに送出するエラー信号である。
Reference numeral 20 denotes a 1-byte-wide transfer data line which is a data interface for block data, 21 denotes a transfer request signal indicating a request to transfer block data from the transmission-side data processing device 1 to the reception-side data processing device 2,
Reference numeral 22 denotes the control circuit 10 in response to the transfer request signal 21.
, A transfer permission signal indicating reception of a transfer,
Is a data strobe signal of the transfer data reception register 11, 24 is an address count-up signal of the address counter 13, 25 is a check enable signal for validating the operation of the comparison circuit 14, and 26 is a signal transmitted when a mismatch occurs in the comparison circuit 14. Error signal.

【0012】図2に本発明が取扱うブロックデータの一
例を示す。本発明においては、送信側データ処理装置1
はあらかじめ受信側データ処理装置2の転送データバッ
ファ12におけるブロックデータの先頭データが格納さ
れるバイトアドレスを認知している。そのため、送信側
データ処理装置1は、ブロックデータの最終要素とし
て、最終要素自身が格納される転送データバッファ12
の格納バイトアドレス情報(以下最終アドレス情報)を
ブロックデータサイズより算出し、ブロックデータの最
後にブロックデータの一部として付加する。
FIG. 2 shows an example of block data handled by the present invention. In the present invention, the transmission-side data processing device 1
Knows in advance the byte address where the head data of the block data in the transfer data buffer 12 of the receiving side data processing device 2 is stored. For this reason, the transmission-side data processing device 1 sets the transfer data buffer 12 in which the last element itself is stored as the last element of the block data.
Is calculated from the block data size, and is added to the end of the block data as a part of the block data.

【0013】いま、データ転送単位を1バイト、転送す
べきブロックデータが100バイトあるとする。先頭の
ブロックデータが格納される転送データバッファ12の
アドレスを“100”とすると、ブロックデータの最終
アドレス情報として“200”というデータを付加する
ことになる。
Assume that the data transfer unit is 1 byte and the block data to be transferred is 100 bytes. Assuming that the address of the transfer data buffer 12 where the first block data is stored is “100”, data “200” is added as the last address information of the block data.

【0014】図1は本実施例におけるブロックデータ転
送のタイミングチャートである。
FIG. 1 is a timing chart of block data transfer in this embodiment.

【0015】サイクルAから順を追って説明する。まず
サイクルAでは、送信側データ処理装置1はブロックデ
ータ転送の起動に際し、受信側データ処理装置2に対し
て転送リクエスト信号21を有効とする。転送リクエス
ト信号21は最終アドレス情報を含むブロックデータの
転送が完了するまで有効である。
A description will be given in order from the cycle A. First, in the cycle A, the transmission-side data processing device 1 validates the transfer request signal 21 to the reception-side data processing device 2 when starting the block data transfer. The transfer request signal 21 is valid until the transfer of the block data including the final address information is completed.

【0016】サイクルBでは、受信側データ処理装置2
の転送制御回路10は、送信側データ処理装置1からの
ブロックデータ転送を受付可能であるので転送リクエス
ト信号21を受け付け、転送前準備としてアドレスカウ
ンタ13にブロックデータの先頭アドレス“100”を
設定する。
In cycle B, the receiving data processing device 2
Transfer control circuit 10 can receive a transfer request signal 21 because it can receive block data transfer from the transmission-side data processing device 1 and sets the address counter 13 to the head address “100” of the block data as preparation before transfer. .

【0017】サイクルCにおいては、送信側データ処理
装置1に対して転送許可信号22を送出する。
In a cycle C, a transfer permission signal 22 is sent to the data processor 1 on the transmission side.

【0018】タイクルDでは、転送許可信号22を受け
た送信側データ処理装置1は、転送データ線20に転送
すべきデータの最初の1バイトを送出する。また受信側
データ処理装置2はデータストローブ信号23を有効に
する。データストローブ信号23は転送リクエスト信号
21が無効となるのと同時に無効になる。
In the cycle D, the transmission-side data processing device 1 having received the transfer permission signal 22 sends out the first byte of data to be transferred to the transfer data line 20. Further, the reception side data processing device 2 makes the data strobe signal 23 valid. The data strobe signal 23 becomes invalid at the same time that the transfer request signal 21 becomes invalid.

【0019】サイクルEでは、受信側データ処理装置2
はデータストローブ信号23が有効であるため転送デー
タ受信レジスタ11に転送データ線20に出力されてい
る最初の1バイトのデータを取り込む。また送信側デー
タ処理装置1は、2バイト目のデータを転送データ線2
0に送出する。このときアドレスカウンタ13はブロッ
クデータの転送前に設定した値“100”であり、転送
データバッファ12のアドレス“100”に転送データ
受信レジスタ11に取り込まれたデータが格納される。
またこのサイクルで転送制御回路10はアドレスカウン
トアップ信号24を有効にする。アドレスカウントアッ
プ信号24は転送リクエスト信号21が無効となるのと
同時に無効になる。
In cycle E, the receiving side data processing device 2
Captures the first 1-byte data output to the transfer data line 20 into the transfer data reception register 11 because the data strobe signal 23 is valid. The transmission-side data processing device 1 transmits the data of the second byte to the transfer data line 2
Send to 0. At this time, the address counter 13 has the value “100” set before the transfer of the block data, and the data taken into the transfer data reception register 11 is stored in the address “100” of the transfer data buffer 12.
In this cycle, the transfer control circuit 10 makes the address count-up signal 24 valid. The address count-up signal 24 becomes invalid at the same time that the transfer request signal 21 becomes invalid.

【0020】サイクルFでは、受信側データ処理装置2
はデータストローブ信号23が有効であるため転送デー
タ受信レジスタ11に転送データ線20に出力されてい
る2バイト目のデータを取り込む。また送信側データ処
理装置1は、3バイト目のデータを転送データ線20に
送出する。アドレスカウンタ13はアドレスカウントア
ップ信号24が有効であるので“101”にカウントア
ップされ、転送データバッファ12のアドレス“10
1”に転送データ受信レジスタ11に取り込まれたデー
タが格納される。
In cycle F, the receiving side data processing device 2
Captures the second byte of data output to the transfer data line 20 into the transfer data receiving register 11 because the data strobe signal 23 is valid. In addition, the transmission-side data processing device 1 sends the data of the third byte to the transfer data line 20. The address counter 13 counts up to “101” because the address count-up signal 24 is valid, and the address “10” of the transfer data buffer 12 is
The data fetched into the transfer data reception register 11 is stored in "1".

【0021】以下、ブロックデータの最小データの転送
までデータの取り込みおよびアドレスのカウントアップ
を繰り返す。サイクルHでは、送信側データ処理装置1
は最終アドレス情報の1バイト前の100バイト目のデ
ータを転送データ線20に送出する。受信側データ処理
装置2は、データストローブ信号23が有効であるため
転送データ線20に出力されている100バイト目のデ
ータを転送データ受信レジスタ11に取り込み、転送デ
ータバッファ12における現在アドレスカウンタ13が
示しているアドレス“199”に格納する。
Thereafter, data acquisition and address count-up are repeated until the minimum data of the block data is transferred. In cycle H, the transmission-side data processing device 1
Sends the data of the 100th byte one byte before the last address information to the transfer data line 20. Since the data strobe signal 23 is valid, the receiving-side data processing device 2 captures the 100th byte of data output to the transfer data line 20 into the transfer data reception register 11, and the current address counter 13 in the transfer data buffer 12 It is stored at the indicated address “199”.

【0022】サイクルJにおいては、送信側データ処理
装置1は、転送リクエスト信号21を無効にする。これ
を受けデータストローブ信号23およびアドレスカウン
トアップ信号24は無効となる。受信側データ処理装置
2は、前のサイクルでデータストローブ信号23が有効
であるため転送データ線20に出力されている最終アド
レス情報のデータを転送データ受信レジスタ11に取り
込む。アドレスカウンタ13は前のサイクルでアドレス
カウントアップ信号24が有効であるため+1カウント
アップして“200”を示しているので、転送データバ
ッファ12のアドレス“200”に転送データ受信レジ
スタ11に取り込まれている最終アドレス情報を格納す
る。
In cycle J, the transmission-side data processing device 1 invalidates the transfer request signal 21. In response, the data strobe signal 23 and the address count-up signal 24 become invalid. Since the data strobe signal 23 is valid in the previous cycle, the reception-side data processing device 2 takes in the data of the last address information output to the transfer data line 20 into the transfer data reception register 11. Since the address count-up signal 24 is valid in the previous cycle, the address counter 13 counts up by +1 and indicates "200". Therefore, the address "200" of the transfer data buffer 12 is taken into the transfer data reception register 11. The last address information is stored.

【0023】また、このサイクルで上述の転送リクエス
ト信号21が無効となったのを受けて転送制御回路10
はチェックイネーブル信号25を有効にする。これを受
けアドレスカウンタ13の示しているデータ“200”
と、転送データ受信レジスタ11に保持された最終アド
レス情報“200”とが比較回路14において比較され
る。その結果が不一致であるときブロックデータ転送エ
ラーとしてエラー信号26を送出する。エラー信号26
はシステム全体の制御装置(図示せず)に送信され、エ
ラー割り込み処理が起動される。
In response to the transfer request signal 21 being invalidated in this cycle, the transfer control circuit 10
Makes the check enable signal 25 valid. In response, the data "200" indicated by the address counter 13 is received.
The comparison circuit 14 compares the last address information “200” held in the transfer data reception register 11 with the last address information “200”. When the results do not match, an error signal 26 is sent out as a block data transfer error. Error signal 26
Is transmitted to a control device (not shown) of the entire system, and error interrupt processing is started.

【0024】なお、転送データバッファ12に格納され
た最終アドレス情報は本実施例で説明したブロック転送
以降も転送チェック用の情報として使用される。
Note that the final address information stored in the transfer data buffer 12 is used as transfer check information even after the block transfer described in this embodiment.

【0025】[0025]

【発明の効果】以上説明したように本発明は、送信側の
データ処理装置が転送すべきブロックデータの最終要素
として最終要素自身の格納アドレス情報を付加し、受信
側のデータ処理装置で最終要素の格納アドレスと最終要
素自身の内容を比較してその結果からブロックデータの
転送エラーを検出することにより、従来のデータ転送シ
ステムにおける転送後のデータチェック方法の問題点を
解決することができ、転送データ量が正しいかどうかの
チェックを少ないハードウェアで実現できるシステムを
提供することが可能となる。
As described above, the present invention adds the storage address information of the last element itself as the last element of the block data to be transferred by the data processing apparatus on the transmission side, and the data processing apparatus on the reception side transmits the last element. By comparing the storage address of the data with the contents of the final element itself and detecting a block data transfer error from the result, the problem of the data check method after transfer in the conventional data transfer system can be solved. It is possible to provide a system that can check whether the data amount is correct with a small amount of hardware.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】本発明が取扱う転送ブロックデータを示す図で
ある。
FIG. 2 is a diagram showing transfer block data handled by the present invention.

【図3】図1に示した実施例のタイミングチャートであ
る。
FIG. 3 is a timing chart of the embodiment shown in FIG. 1;

【符号の説明】[Explanation of symbols]

1 送信側データ処理装置 2 受信側データ処理装置 10 転送制御回路 11 転送データ受信レジスタ 12 転送データバッファ 13 アドレスカウンタ 14 比較回路 20 転送データ線 21 転送リクエスト信号 22 転送許可信号 23 データストローブ信号 24 アドレスカウントアップ信号 25 チェックイネーブル信号 26 エラー信号 REFERENCE SIGNS LIST 1 transmission-side data processing device 2 reception-side data processing device 10 transfer control circuit 11 transfer data reception register 12 transfer data buffer 13 address counter 14 comparison circuit 20 transfer data line 21 transfer request signal 22 transfer enable signal 23 data strobe signal 24 address count Up signal 25 Check enable signal 26 Error signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1のデータ処理装置から第2のデータ
処理装置へブロックデータ転送を行うデータ転送システ
ムにおいて、前記第2のデータ処理装置は、 前記第1のデータ処理装置から転送されたブロックデー
タを格納する転送データ格納手段と、 前記転送データ格納手段への格納アドレスを指示するア
ドレスレジスタ手段と、 前記第1のデータ処理装置から転送されるブロックデー
タで、該ブロックデータの最終要素に該最終要素自身の
前記データ格納手段への格納アドレスを示す情報である
最終アドレス情報を付加したブロックデータを受け、前
記最終アドレス情報と前記アドレス保持手段に保持され
たアドレスとを比較するデータ比較手段を有し、 前記データ比較手段の結果より前記ブロックデータ転送
エラーを検出することを特徴とするデータ転送システ
ム。
1. A data transfer system for performing block data transfer from a first data processing device to a second data processing device, wherein the second data processing device includes a block transferred from the first data processing device. Transfer data storage means for storing data; address register means for designating a storage address to the transfer data storage means; and block data transferred from the first data processing device, wherein the last element of the block data is Data comparing means for receiving block data added with final address information, which is information indicating the storage address of the last element itself in the data storage means, and comparing the final address information with the address held in the address holding means. And detecting the block data transfer error from the result of the data comparing means. Data transfer system that.
JP4228210A 1992-08-27 1992-08-27 Data transfer system Expired - Fee Related JP2953878B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4228210A JP2953878B2 (en) 1992-08-27 1992-08-27 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4228210A JP2953878B2 (en) 1992-08-27 1992-08-27 Data transfer system

Publications (2)

Publication Number Publication Date
JPH0675869A JPH0675869A (en) 1994-03-18
JP2953878B2 true JP2953878B2 (en) 1999-09-27

Family

ID=16872918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4228210A Expired - Fee Related JP2953878B2 (en) 1992-08-27 1992-08-27 Data transfer system

Country Status (1)

Country Link
JP (1) JP2953878B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204207A (en) * 2007-02-21 2008-09-04 Nec Corp Interface control device and operation control method

Also Published As

Publication number Publication date
JPH0675869A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
US4439859A (en) Method and system for retransmitting incorrectly received numbered frames in a data transmission system
EP0544964B1 (en) Store and forward apparatus and method of maintaining integrity of data during storage
KR101001074B1 (en) Method for transmittng data on a bus
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
EP0242634A2 (en) Byte count handling in serial channel extender with buffering for data pre-fetch
JP2953878B2 (en) Data transfer system
JPS6359042A (en) Communication interface equipment
JPH06204989A (en) Data communication equipment
US6131176A (en) On-the-fly data integrity transfer system handling mixed block sizes
JPH0535616A (en) Data transfer system
JP2764452B2 (en) Bus transfer response method
JP2924209B2 (en) Data transfer device and data transfer method
JP2843449B2 (en) Data transfer device
JP2630077B2 (en) Clock synchronous serial interface
JP2755410B2 (en) Method and apparatus for transmitting and receiving multiple messages
JPS59195736A (en) Communication controller
JP2531207B2 (en) Channel device
JPH08179893A (en) Information processor
JPH04369065A (en) Direct memory access controller
JPH04170126A (en) Line control adaptor
JPH07160628A (en) Parallel transfer system for data
JPH06119288A (en) Dma control system
JPH05260128A (en) Block information reception equipment
JPH10228443A (en) Signal input device for inputting burst signal
JPH0459820B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990615

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees