JPS592921B2 - デイジタル コントロ−ラ - Google Patents
デイジタル コントロ−ラInfo
- Publication number
- JPS592921B2 JPS592921B2 JP50151368A JP15136875A JPS592921B2 JP S592921 B2 JPS592921 B2 JP S592921B2 JP 50151368 A JP50151368 A JP 50151368A JP 15136875 A JP15136875 A JP 15136875A JP S592921 B2 JPS592921 B2 JP S592921B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- control
- deviation
- target value
- reversible counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
本発明は、停電があつても停電前のプロセス制御目標値
及び操作量を記憶していることができるディジタル・コ
ントローラに関する。
及び操作量を記憶していることができるディジタル・コ
ントローラに関する。
最近、アナログ調整計の代わりに、信頼度の高１５いデ
ィジタル電子計算機により直接プロセス制御を行うディ
ジタル・コントローラが多く使用されている。
ィジタル電子計算機により直接プロセス制御を行うディ
ジタル・コントローラが多く使用されている。
ディジタル・コントローラは２つの可逆カウンタからそ
れぞれプロセスの制御目標値及び操作量を出力するもの
であるが、従来のものは上２０記可逆カウンタは停電が
あるとリセットされてしまい、停電前の制御目標値、操
作量がもとの値を記憶していないといラ欠点があつた。
本発明は、この問題点を解決すべくなされたもので、停
電があつても停電前のプロセスの制御目２５標値及び操
作量を記憶しているディジタル・コントローラを提供す
ることを目的とする。
れぞれプロセスの制御目標値及び操作量を出力するもの
であるが、従来のものは上２０記可逆カウンタは停電が
あるとリセットされてしまい、停電前の制御目標値、操
作量がもとの値を記憶していないといラ欠点があつた。
本発明は、この問題点を解決すべくなされたもので、停
電があつても停電前のプロセスの制御目２５標値及び操
作量を記憶しているディジタル・コントローラを提供す
ることを目的とする。
この目的を達成するために、本発明は、制御目標値及び
操作量の出力部に設けられた可逆カウンタに例えばＭＮ
ＯＳ（金属一窒化物一酸化物一半３０導体）メモリ等の
不揮発性メモリを使用するものである。
操作量の出力部に設けられた可逆カウンタに例えばＭＮ
ＯＳ（金属一窒化物一酸化物一半３０導体）メモリ等の
不揮発性メモリを使用するものである。
不揮発性メモリの一例であるｐチャンネルＭＮＯＳメモ
リは、第１図の如き構造を有しており、ｎ形基板Ａと厚
さ５００〜１０００Ａの窒化シリコン３５（Ｓｉ３Ｎ４
）のゲート絶縁層Ｃの間に２０〜６０Ａ厚の薄い酸化膜
（Ｂｉ２Ｏ３）Ｂが形成される。
リは、第１図の如き構造を有しており、ｎ形基板Ａと厚
さ５００〜１０００Ａの窒化シリコン３５（Ｓｉ３Ｎ４
）のゲート絶縁層Ｃの間に２０〜６０Ａ厚の薄い酸化膜
（Ｂｉ２Ｏ３）Ｂが形成される。
ゲート電圧ＶＧがかかると高電界によるトンネル現象に
より、電荷が酸化物の伝導体へ抜けてくる。この電荷は
ゲート絶縁層Ｃと酸化膜Ｂの界面およびその近くのトラ
ツプ・レベルに入り込み、数年間にわたり留まる。電界
の方向を逆にすると、トラツプされた電荷によつてしき
い電圧が変化し、例えばゲート電圧を＋２５Ｖ〜−２５
Ｖと変化させる場合には、しきい電圧は＋１５Ｖ〜−１
５Ｖの広範囲に変化する；第２図はＭＮＯＳメモリを使
用した不揮発性カウンタの原理を示す回路図である。
より、電荷が酸化物の伝導体へ抜けてくる。この電荷は
ゲート絶縁層Ｃと酸化膜Ｂの界面およびその近くのトラ
ツプ・レベルに入り込み、数年間にわたり留まる。電界
の方向を逆にすると、トラツプされた電荷によつてしき
い電圧が変化し、例えばゲート電圧を＋２５Ｖ〜−２５
Ｖと変化させる場合には、しきい電圧は＋１５Ｖ〜−１
５Ｖの広範囲に変化する；第２図はＭＮＯＳメモリを使
用した不揮発性カウンタの原理を示す回路図である。
図において、カウンタに不揮発の記憶特性を与えるのは
トランジスタＱＭ，、ＱＭ２である。このトランジスタ
対はしきい電圧の相違によりカウンタ状態（Ｑ，．Ｑの
値）を記憶するもので、電源が切れて回復したときには
、しきい電圧の差異に対応した過渡的電圧不平衡が生じ
、これによりカウンタは電源の切れる前の状態に戻るこ
とになる。カウンタの状態が変わると、メモリトランジ
スタＱＭｌ、ＱＭ２のゲート電圧ＶＭが変化し、ゲート
絶縁層に電圧が誘起し、しきい電圧が変化する。ゲート
電圧がもとに戻つたとき、メモリトランジスタＱＭｌ、
ＱＭ２のゲート・ソース間電圧はカウンタの状態によつ
て決まる。例えば、カウンタの状態がＱ二０ｖ．σ＝−
２０Ｖ、ゲート電圧ＶＭが−２５Ｖであるとすれば、メ
モリトランジスタＱＭｌのゲート・ソース間電圧は−２
５Ｖとなり、絶縁値の大きいしきい電圧（例えば−１０
Ｖ）状態となり、メモリトランジスタＱＭ２９ゲート・
ソース間電圧は−５Ｖとなり、絶対値の小さいしきい電
圧（例えば−２Ｖ）状態となる。
トランジスタＱＭ，、ＱＭ２である。このトランジスタ
対はしきい電圧の相違によりカウンタ状態（Ｑ，．Ｑの
値）を記憶するもので、電源が切れて回復したときには
、しきい電圧の差異に対応した過渡的電圧不平衡が生じ
、これによりカウンタは電源の切れる前の状態に戻るこ
とになる。カウンタの状態が変わると、メモリトランジ
スタＱＭｌ、ＱＭ２のゲート電圧ＶＭが変化し、ゲート
絶縁層に電圧が誘起し、しきい電圧が変化する。ゲート
電圧がもとに戻つたとき、メモリトランジスタＱＭｌ、
ＱＭ２のゲート・ソース間電圧はカウンタの状態によつ
て決まる。例えば、カウンタの状態がＱ二０ｖ．σ＝−
２０Ｖ、ゲート電圧ＶＭが−２５Ｖであるとすれば、メ
モリトランジスタＱＭｌのゲート・ソース間電圧は−２
５Ｖとなり、絶縁値の大きいしきい電圧（例えば−１０
Ｖ）状態となり、メモリトランジスタＱＭ２９ゲート・
ソース間電圧は−５Ｖとなり、絶対値の小さいしきい電
圧（例えば−２Ｖ）状態となる。
この状態で電源が切れ、再び電源が入り、電源電圧Ｖ。
Ｏを−３０Ｖに向かつて少しずつ増していくと、ゲート
電圧ＶＭも増加する。メモリトランジスタＱＭ２はＶＤ
Ｄ＝−２Ｖに達したときから導通し始め、ＶＤＤ＝−７
Ｖでそのソースが負電位となる。ＶＤＤ：一１０Ｖにな
るとメモリトランジスタＱＭｌのソースが負電位となる
。ＶＤＤ＝−１２Ｖとなり、メモリトランジスタＱＭｌ
、ＱＭ２のソース電位がそれぞれ−２Ｖ、−５Ｖとなり
、トランジスタＱ１が導通し、メモリトランジスタＱＭ
ｌのソース電位を０Ｖにする。これにより、トランジス
タＱ２はオフ状態となる。そして、ＶＤＤ＝一３０Ｖと
なつても、メモリトランジスタＱＭ２のソース電位は−
２０Ｖになるが、メモリトランジス汐ＱＭｌのソース電
位はＯのままである。こうして最終的にＱ＝０Ｖ．Ｑニ
一２０Ｖとなるが、これは電源を切る前の状態と全く同
じである。なお、ＱＬ，、ＱＬ２は負荷トランジスタで
ある。第３図は、不揮発性可逆カウンタを使用した本発
明によるディジタル・コントローラの一例を示す。図に
おいて、マイクロコンピユータＭＣは、双方向伝送部８
，８′を介して第１不揮発性可逆カウンタ１に制御目標
値を送出するとともに、第２不揮発性可逆カウンタ３に
操作量を送出する。第１Ｄ−Ａ（デイジメルーアナログ
）変換器２は第１不揮発性可逆カウンタ１の出力をアナ
ログ量に変換してスイツチＳＷ３を介して演算増幅器６
に送出する。第２Ｄ−Ａ変換器４は第２不揮発性可逆カ
ウンタ３の出力をアナログ量に変換してスイツチＳＷ２
を介して演算増幅器６に送出するとともに、Ｖ−１（電
圧一電流）変換器５に送出する。Ｖ−１変換器５は操作
量を電流信号にしてプロセス側に出力する。演算増幅器
６は、通常運転時閉成しているスイツチＳＷｌ、ＳＷ３
を通してそれぞれプロセス変量及び制御目標値を受けて
制御偏差を出力する。
Ｏを−３０Ｖに向かつて少しずつ増していくと、ゲート
電圧ＶＭも増加する。メモリトランジスタＱＭ２はＶＤ
Ｄ＝−２Ｖに達したときから導通し始め、ＶＤＤ＝−７
Ｖでそのソースが負電位となる。ＶＤＤ：一１０Ｖにな
るとメモリトランジスタＱＭｌのソースが負電位となる
。ＶＤＤ＝−１２Ｖとなり、メモリトランジスタＱＭｌ
、ＱＭ２のソース電位がそれぞれ−２Ｖ、−５Ｖとなり
、トランジスタＱ１が導通し、メモリトランジスタＱＭ
ｌのソース電位を０Ｖにする。これにより、トランジス
タＱ２はオフ状態となる。そして、ＶＤＤ＝一３０Ｖと
なつても、メモリトランジスタＱＭ２のソース電位は−
２０Ｖになるが、メモリトランジス汐ＱＭｌのソース電
位はＯのままである。こうして最終的にＱ＝０Ｖ．Ｑニ
一２０Ｖとなるが、これは電源を切る前の状態と全く同
じである。なお、ＱＬ，、ＱＬ２は負荷トランジスタで
ある。第３図は、不揮発性可逆カウンタを使用した本発
明によるディジタル・コントローラの一例を示す。図に
おいて、マイクロコンピユータＭＣは、双方向伝送部８
，８′を介して第１不揮発性可逆カウンタ１に制御目標
値を送出するとともに、第２不揮発性可逆カウンタ３に
操作量を送出する。第１Ｄ−Ａ（デイジメルーアナログ
）変換器２は第１不揮発性可逆カウンタ１の出力をアナ
ログ量に変換してスイツチＳＷ３を介して演算増幅器６
に送出する。第２Ｄ−Ａ変換器４は第２不揮発性可逆カ
ウンタ３の出力をアナログ量に変換してスイツチＳＷ２
を介して演算増幅器６に送出するとともに、Ｖ−１（電
圧一電流）変換器５に送出する。Ｖ−１変換器５は操作
量を電流信号にしてプロセス側に出力する。演算増幅器
６は、通常運転時閉成しているスイツチＳＷｌ、ＳＷ３
を通してそれぞれプロセス変量及び制御目標値を受けて
制御偏差を出力する。
（なお、スイツチＳＷ２はプロセス変量と操作量の偏差
を求めるときに閉成され常時開放されている。）制御偏
差信号はスイツチＳＷ４を介してマイクロコンビユータ
ＭＣｆ）Ａ−Ｄ変換器７に送られデイジタル信号にされ
る。マイクロコンピュータＭＣは双方向伝送部８，８′
を通して第１、第２不揮発性可逆カウンタ１，３に記憶
されている制御目標値、操作量を読み取り、これらの値
と上記制御偏差信号から新しい操作量を演算により求め
、第２不揮発性可逆カウンタ３に送る。この操作量信号
は第１Ｄ−Ａ変換器４によりアナログ信号とされ、さら
にＶ−１変換器５により電流信号とされプロセス側に送
られる。第３図のデイジタル・コントローラにおいて停
電があつても、第１、第２不揮発性可逆カウンタ１，３
は停電前の制御目標値、操作量を記憶しているから、復
電後直ちにプロセスを制御することができる。
を求めるときに閉成され常時開放されている。）制御偏
差信号はスイツチＳＷ４を介してマイクロコンビユータ
ＭＣｆ）Ａ−Ｄ変換器７に送られデイジタル信号にされ
る。マイクロコンピュータＭＣは双方向伝送部８，８′
を通して第１、第２不揮発性可逆カウンタ１，３に記憶
されている制御目標値、操作量を読み取り、これらの値
と上記制御偏差信号から新しい操作量を演算により求め
、第２不揮発性可逆カウンタ３に送る。この操作量信号
は第１Ｄ−Ａ変換器４によりアナログ信号とされ、さら
にＶ−１変換器５により電流信号とされプロセス側に送
られる。第３図のデイジタル・コントローラにおいて停
電があつても、第１、第２不揮発性可逆カウンタ１，３
は停電前の制御目標値、操作量を記憶しているから、復
電後直ちにプロセスを制御することができる。
本発明では、プロセス制御の信頼性をより向上させるた
めに、第１不揮発性可逆カウンタ１あるいは第２不揮発
性可逆カウンタ３→第１Ｄ−Ａ変換器２あるいは第２Ｄ
−Ａ変換器４→スイツチＳＷ３あるいはＳＷ２→演算増
幅器６→スイツチＳＷ４→マイクロコンピユータＭＣと
いう経路を通つて不揮発生可逆カウンタの内容をマイク
ロコンピュータへ入力させる。
めに、第１不揮発性可逆カウンタ１あるいは第２不揮発
性可逆カウンタ３→第１Ｄ−Ａ変換器２あるいは第２Ｄ
−Ａ変換器４→スイツチＳＷ３あるいはＳＷ２→演算増
幅器６→スイツチＳＷ４→マイクロコンピユータＭＣと
いう経路を通つて不揮発生可逆カウンタの内容をマイク
ロコンピュータへ入力させる。
マイクロコンピュータＭＣｌ個につきマニアルステーシ
ヨン数台を受け持つており、かつマニアルステーシヨン
はアナログ量の制御系であり操作量に変換の要があり、
しかもマイクロコンピュータＭＣへの入力段のインピー
ダンス等を考慮するとき、第３図の制御系の構成が最適
である。もつとも第１不揮発性可逆カウンタ１あるいは
第２不揮発性可逆カウンタ３からそれぞれ双方向伝送部
ぎおよび８を介してマイクロコンピュータＭＣへ入力さ
せることは理論的には可能であるが、実際的ではない。
もつとも双方向伝送部８およびぎをそなえるわけは、第
１・第２不揮発性可逆カウンタ１・３への書込みの確認
信号をマイクロコンピュータＭＣが受けるためである。
しかして、マニアルステーシヨンとマイクロコンピュー
タＭＣとの間はデイジタルバス（双方向伝送部８と双方
向伝送部ぎとを結ぶ線）とアナログバス（スイツチＳＷ
４とマイクロコンピユータＭＣのＡ−Ｄ変換器とを結ぶ
線）により結合され、そしてＮ個のマニアルステーシヨ
ンが前記デイジタルバスおよびアナログバスに結合する
ようにしてＮ個のマニアルステーシヨンを１個のマイク
ロコンピユータＭＣの統括下に置くもので、この場合ア
ナログバスはアナログ信号を扱うため他のマニアルステ
ーシヨンとの相互干渉を防止する必要がある。
ヨン数台を受け持つており、かつマニアルステーシヨン
はアナログ量の制御系であり操作量に変換の要があり、
しかもマイクロコンピュータＭＣへの入力段のインピー
ダンス等を考慮するとき、第３図の制御系の構成が最適
である。もつとも第１不揮発性可逆カウンタ１あるいは
第２不揮発性可逆カウンタ３からそれぞれ双方向伝送部
ぎおよび８を介してマイクロコンピュータＭＣへ入力さ
せることは理論的には可能であるが、実際的ではない。
もつとも双方向伝送部８およびぎをそなえるわけは、第
１・第２不揮発性可逆カウンタ１・３への書込みの確認
信号をマイクロコンピュータＭＣが受けるためである。
しかして、マニアルステーシヨンとマイクロコンピュー
タＭＣとの間はデイジタルバス（双方向伝送部８と双方
向伝送部ぎとを結ぶ線）とアナログバス（スイツチＳＷ
４とマイクロコンピユータＭＣのＡ−Ｄ変換器とを結ぶ
線）により結合され、そしてＮ個のマニアルステーシヨ
ンが前記デイジタルバスおよびアナログバスに結合する
ようにしてＮ個のマニアルステーシヨンを１個のマイク
ロコンピユータＭＣの統括下に置くもので、この場合ア
ナログバスはアナログ信号を扱うため他のマニアルステ
ーシヨンとの相互干渉を防止する必要がある。
スイツチＳＷ４がこの相互干渉を防止するために設けら
れており、スイツチＳＷ４の動作はマイクロコンピユー
タＭＣから指令を受けたマニアルステーシヨンのみスイ
ツチＳＷ４を閉じ、選択されたマニアルステーシヨンと
マイクロコンピュータＭＣとを結合する。しかし、停電
前の制御目標値及び操作量を保持していても、プロセス
によつては復電後直ちにプロセス変量がもとの値に戻ら
ない場合がある。
れており、スイツチＳＷ４の動作はマイクロコンピユー
タＭＣから指令を受けたマニアルステーシヨンのみスイ
ツチＳＷ４を閉じ、選択されたマニアルステーシヨンと
マイクロコンピュータＭＣとを結合する。しかし、停電
前の制御目標値及び操作量を保持していても、プロセス
によつては復電後直ちにプロセス変量がもとの値に戻ら
ない場合がある。
例えば、プラントにおける制御系の一部が復電するよう
な場合、停電中の制御系と復電した制御系が存在するこ
とになり、この場合、復電後直ちにプロセス変量がもと
の値に戻らず、当然ブラントをかく乱するので、時間と
ともに調節され、のちプロセス変量が目標値に近ずくよ
うにしてある。こうした場合に、直ちに自動制御に入つ
てしまうと、誤つたプロセス変量にもとづいて制御が行
われプラントをかく乱する恐れがある。そこで、復電後
は第４図に示す様な制御を行うことが望ましい。復電後
まず始めにマイクロコンピユータＭＣが停電が瞬時停電
であるか否かを判断する。長時間停電の場合は手動操作
で制御を行う。瞬時停電の場合、取り敢えず、手動操作
にし、プロセス変量ＰＶを読み、制御目標値ＳＰとの偏
差が所定値Ｄ（通常偏差警報値）の範囲内あるいはその
数倍の範囲内に入つたことにより、自動制御に切換える
。なお、プロツクに示すようにオペレータの判断で操作
を自動に切換えることができるようにしておいてもよい
。なお、上述の説明では可逆カウンタに使用する不揮発
性メモリとしてＭＮＯＳを例として示したが、その他Ｍ
ＡＯＳ（金属−アルミナ膜一酸化物−半導体）やフロー
テイングゲート構造素子等の不揮発性素子を使用できる
ことはもちろんである。
な場合、停電中の制御系と復電した制御系が存在するこ
とになり、この場合、復電後直ちにプロセス変量がもと
の値に戻らず、当然ブラントをかく乱するので、時間と
ともに調節され、のちプロセス変量が目標値に近ずくよ
うにしてある。こうした場合に、直ちに自動制御に入つ
てしまうと、誤つたプロセス変量にもとづいて制御が行
われプラントをかく乱する恐れがある。そこで、復電後
は第４図に示す様な制御を行うことが望ましい。復電後
まず始めにマイクロコンピユータＭＣが停電が瞬時停電
であるか否かを判断する。長時間停電の場合は手動操作
で制御を行う。瞬時停電の場合、取り敢えず、手動操作
にし、プロセス変量ＰＶを読み、制御目標値ＳＰとの偏
差が所定値Ｄ（通常偏差警報値）の範囲内あるいはその
数倍の範囲内に入つたことにより、自動制御に切換える
。なお、プロツクに示すようにオペレータの判断で操作
を自動に切換えることができるようにしておいてもよい
。なお、上述の説明では可逆カウンタに使用する不揮発
性メモリとしてＭＮＯＳを例として示したが、その他Ｍ
ＡＯＳ（金属−アルミナ膜一酸化物−半導体）やフロー
テイングゲート構造素子等の不揮発性素子を使用できる
ことはもちろんである。
以上の説明から明らかな様に、本発明はプロセスの制御
目標値及び操作量を出力する可逆カウンタに不揮発性メ
モリを使用するものであり、停電があつても停電前の制
御目標値及び操作量を保持するものであるから、復電後
直ちに自動制御状態に入ることができる。また、復電後
直ちにプロセス変量がもとの値に戻らないプロセスに対
しては、復電後強制的に手動操作とし、プロセス変量と
制御目標値との偏差が所定の範囲内に入つたときに自動
操作に切換えるものであるから、精確で安定な制御がな
し得る。
目標値及び操作量を出力する可逆カウンタに不揮発性メ
モリを使用するものであり、停電があつても停電前の制
御目標値及び操作量を保持するものであるから、復電後
直ちに自動制御状態に入ることができる。また、復電後
直ちにプロセス変量がもとの値に戻らないプロセスに対
しては、復電後強制的に手動操作とし、プロセス変量と
制御目標値との偏差が所定の範囲内に入つたときに自動
操作に切換えるものであるから、精確で安定な制御がな
し得る。
第１図は不揮発性メモリの一例であるＭＮＯＳを示す断
面的説明図、第２図はＭＮＯＳを使用した不揮発性カウ
ンタの原理を示す回路図、第３図は本発明を適用したデ
ィジタル・コントローラを示すプロツク図、第４図は本
発明による復電後のディジタル・コントローラの制御動
作を示すフローチヤートである。 Ａ・・・ｎ形基板、Ｂ・・・酸化膜、Ｃ・・・ゲート絶
縁層（窒化シリコン）、ＱＭ，、ＱＭ２・・・メモリト
ランジスタ、Ｑ１、Ｑ２・・・トランジスタ、ＱＬｌ、
ＱＬ２・・・負荷トランジスタ、１，３・・・不揮発性
可逆カウンタ、２，４・・・Ｄ−Ａ変換器、５・・・Ｖ
−１変換器、６・・・演算増幅器、７・・・Ａ−Ｄ変換
器、８，８１・・・双方向伝送部、ＭＣ・・・マイクロ
コンピユータ、ＳＷｌ〜ＳＷ４・・・スイツチ。
面的説明図、第２図はＭＮＯＳを使用した不揮発性カウ
ンタの原理を示す回路図、第３図は本発明を適用したデ
ィジタル・コントローラを示すプロツク図、第４図は本
発明による復電後のディジタル・コントローラの制御動
作を示すフローチヤートである。 Ａ・・・ｎ形基板、Ｂ・・・酸化膜、Ｃ・・・ゲート絶
縁層（窒化シリコン）、ＱＭ，、ＱＭ２・・・メモリト
ランジスタ、Ｑ１、Ｑ２・・・トランジスタ、ＱＬｌ、
ＱＬ２・・・負荷トランジスタ、１，３・・・不揮発性
可逆カウンタ、２，４・・・Ｄ−Ａ変換器、５・・・Ｖ
−１変換器、６・・・演算増幅器、７・・・Ａ−Ｄ変換
器、８，８１・・・双方向伝送部、ＭＣ・・・マイクロ
コンピユータ、ＳＷｌ〜ＳＷ４・・・スイツチ。
Claims (1)
- １ マイクロコンピュータは制御偏差を受け双方向伝送
部を介して第１不揮発性可逆カウンタに制御目標値を送
出するとともに第２不揮発性可逆カウンタに操作量を送
出し、第１デジタル−アナログ変換器は第１不揮発性可
逆カウンタの出力をアナログ量に変換し制御目標値とし
て第３のスイッチを経て演算増幅器へ送出し、第２デジ
タル−アナログ変換器は第２不揮発性可逆カウンタの出
力をアナログ量に変換し第２のスイッチを介して演算増
幅器に送出するとともに操作量として電流信号にしてプ
ロセス側に出力し、演算増幅器は通常運転時閉成してい
る第１のスイッチ、第３のスイッチを通してそれぞれプ
ロセス変量および制御目標値を受け制御偏差を出力し要
すれば第１のスイッチと第２のスイッチを閉成してプロ
セス変量と操作量の偏差を求めるように構成し、かつ復
電後、瞬停か否かを判断し、瞬停でなければ手動操作に
移行させ、瞬停であれば取り敢えず操作を手動状態にし
、プロセス変量ＰＶを読み、制御目標値ＳＰとの偏差が
所定の範囲Ｄ内に入つたとき（ＳＰ−ＰＶ）≦Ｄ、操作
を自動に変えプロセスの制御に入るとともに、前記偏差
が所定の偏差にないときは操作は自動か否かを判断し、
その操作が自動でなければ前記プロセス変量ＰＶを読む
過程へ戻り、その操作が自動であればプロセスの制御へ
入ることを特徴とするディジタル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50151368A JPS592921B2 (ja) | 1975-12-19 | 1975-12-19 | デイジタル コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50151368A JPS592921B2 (ja) | 1975-12-19 | 1975-12-19 | デイジタル コントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5274780A JPS5274780A (en) | 1977-06-23 |
| JPS592921B2 true JPS592921B2 (ja) | 1984-01-21 |
Family
ID=15517010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50151368A Expired JPS592921B2 (ja) | 1975-12-19 | 1975-12-19 | デイジタル コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592921B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2478686B1 (fr) * | 1980-03-21 | 1986-09-26 | Amiens Const Elect Mec | Procede de commande d'une machine a laver a fonctionnement regi par un microprocesseur, et machine a laver mettant en oeuvre ledit procede |
| JPH0619646B2 (ja) * | 1984-07-31 | 1994-03-16 | 三菱電機株式会社 | プログラマブルコントローラ |
| JPH0619645B2 (ja) * | 1984-07-31 | 1994-03-16 | 三菱電機株式会社 | プログラマブルコントローラ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4980485A (ja) * | 1972-12-09 | 1974-08-02 |
-
1975
- 1975-12-19 JP JP50151368A patent/JPS592921B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4980485A (ja) * | 1972-12-09 | 1974-08-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5274780A (en) | 1977-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760555A (en) | Memory array with an array reorganizer | |
| JPS6077521A (ja) | トライステ−ト・ドライバ回路 | |
| JPH0666115B2 (ja) | 半導体記憶装置 | |
| US7675784B2 (en) | Semiconductor memory device with dummy bit lines for charge and discharge timing | |
| JPS592921B2 (ja) | デイジタル コントロ−ラ | |
| US4843594A (en) | Nonvolatile semiconductor memory device with a bias circuit | |
| EP0786779B1 (en) | Erase voltage control circuit for an electrically erasable non-volatile memory cell | |
| US3979680A (en) | Channel selector | |
| US5745416A (en) | Non-volatile semiconductor memory device | |
| EP0676768A1 (en) | Reference signal generating method and circuit for differential evaluation of the content of non-volatile memory cells | |
| JPS59110096A (ja) | 不揮発性半導体メモリ装置 | |
| US2861233A (en) | Servomechanism having unlimited servoing range | |
| JPS5577088A (en) | Nonvolatile semiconductor memory unit | |
| KR20130086310A (ko) | 불휘발성 메모리 장치의 판독 회로 | |
| CN103854698B (zh) | 闪存存储器的感测放大器 | |
| US6704221B2 (en) | Floating gate programmable cell array for standard CMOS | |
| JPH02185106A (ja) | 差動増幅器におけるオフセット電圧調整回路 | |
| US3122689A (en) | Control system | |
| US3020459A (en) | Analog-voltage shaft positioning system | |
| JP2000076873A (ja) | メモリセルのしきい値電圧制御方法及び半導体記憶装置 | |
| US3864565A (en) | Light amount integration means | |
| US5266886A (en) | CMOS power supply voltage limiter | |
| JPS6412039B2 (ja) | ||
| KR100234715B1 (ko) | 센스엠프 | |
| US5289053A (en) | Nonvolatile semiconductor memory device |