JPS5927337A - キ−ボ−ドのキ−ロツク方式 - Google Patents
キ−ボ−ドのキ−ロツク方式Info
- Publication number
- JPS5927337A JPS5927337A JP57136274A JP13627482A JPS5927337A JP S5927337 A JPS5927337 A JP S5927337A JP 57136274 A JP57136274 A JP 57136274A JP 13627482 A JP13627482 A JP 13627482A JP S5927337 A JPS5927337 A JP S5927337A
- Authority
- JP
- Japan
- Prior art keywords
- key
- output
- flag
- keyboard
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、キーボードのキー人力をキーロックする方式
に関するものである。
に関するものである。
従来技術
従来、機密の保持などのため、キーボードのキー人力を
キーロック（施錠）する場合、機械的な鍵（オペレータ
キー）を使用してキーロックを制御しており、実装上、
キーの大きさ等により体積をとり、又、キーの価格によ
りコスト高になる等の問題があった。
キーロック（施錠）する場合、機械的な鍵（オペレータ
キー）を使用してキーロックを制御しており、実装上、
キーの大きさ等により体積をとり、又、キーの価格によ
りコスト高になる等の問題があった。
発明の目的
本発明の目的は、前記の如き従来の問題点を除去するも
のであり、機械式キーを使用せず、キーボード上の特定
キーの操作でキーロックまたはその解除が行なえるとい
う効果を有するキーロック方式を提供することにある。
のであり、機械式キーを使用せず、キーボード上の特定
キーの操作でキーロックまたはその解除が行なえるとい
う効果を有するキーロック方式を提供することにある。
この発明は、機械式キーを使用せず、キーボード上の特
定のキーを制限された時間内に複数回押し、さらに、キ
ーボード上の他の特定キーを押下することにより、電気
的にキーボードのキーロックまたはその解除を行なうも
のである。この様に、キーボード上の既存のキーを利用
するため、従来の機械式キーの分だけ実装体積を減らす
ことができ、またコストの引き下げを図ることができる
。
定のキーを制限された時間内に複数回押し、さらに、キ
ーボード上の他の特定キーを押下することにより、電気
的にキーボードのキーロックまたはその解除を行なうも
のである。この様に、キーボード上の既存のキーを利用
するため、従来の機械式キーの分だけ実装体積を減らす
ことができ、またコストの引き下げを図ることができる
。
発明の実施例
第１図は、本発明を実施したキーロック制御回路の一例
を示す回路図である。このキーロック制御回路は、第２
図の操作フローに示す様に、キーボード責図示せず）上
の特定キー（本実施例ではＡキーとする）と別の特定キ
ー（暗号キーと称す。
を示す回路図である。このキーロック制御回路は、第２
図の操作フローに示す様に、キーボード責図示せず）上
の特定キー（本実施例ではＡキーとする）と別の特定キ
ー（暗号キーと称す。
本実施例ではＢキーを暗号キーとして指定するものとす
る）の押下の組合せにより、キーロックまタハキーロツ
ク解除を行なう。このキーロック／解除の制御出力が第
１図のＫＥＹＬＯＣＫ信号である。
る）の押下の組合せにより、キーロックまタハキーロツ
ク解除を行なう。このキーロック／解除の制御出力が第
１図のＫＥＹＬＯＣＫ信号である。
第１図において、ＫＥＹＬＯＣＫ信号はＡＮＤ（論理積
）ゲート２２の出力端子から出力され、ＡＮＤゲート２
２の入力端子は各々ｇｘｏＦＬ（排他的論理和）ゲー）
１８．１９．２０の出力端子及びフラグ（Ｄ７リツプ７
０ツブ）１３の出力端子と接続されている。ＥＸＯＲ，
１８の一方の入力端子はフラグ１５の出力端子に接続さ
れている。
）ゲート２２の出力端子から出力され、ＡＮＤゲート２
２の入力端子は各々ｇｘｏＦＬ（排他的論理和）ゲー）
１８．１９．２０の出力端子及びフラグ（Ｄ７リツプ７
０ツブ）１３の出力端子と接続されている。ＥＸＯＲ，
１８の一方の入力端子はフラグ１５の出力端子に接続さ
れている。
フラグ１５のＤ入力端子は、ＡＮＤゲート２８の出力端
子、Ｓ入力端子は＋ｖｐｐ’ 、 凡入力端子はイニ
シャライズ信号ＧｆｔＳに接続されており、Ｔ入力端子
はＡＮＤゲー）１４の出力端子に接続されている。ＥＸ
ＯＲ１８のもう１つの入力端子は、あらかじめハードウ
ェア上で暗号をセットするだめのスイッチ（８Ｗｌ）２
７に接続され、このスイッチがオープンの時は抵抗８８
を介して＋ｖｐに接続され、またそのスイッチがクロー
ズの時は接地される。
子、Ｓ入力端子は＋ｖｐｐ’ 、 凡入力端子はイニ
シャライズ信号ＧｆｔＳに接続されており、Ｔ入力端子
はＡＮＤゲー）１４の出力端子に接続されている。ＥＸ
ＯＲ１８のもう１つの入力端子は、あらかじめハードウ
ェア上で暗号をセットするだめのスイッチ（８Ｗｌ）２
７に接続され、このスイッチがオープンの時は抵抗８８
を介して＋ｖｐに接続され、またそのスイッチがクロー
ズの時は接地される。
ＥＸＯａゲー）１９の各入力は、フラグ１６の出力端子
と暗号セット用のスイッチ（８Ｗ２）２８にそれぞれ接
続される。同様に、ＥＸＯＲゲート２０の各入力は、フ
ラグ１７の出力端子と暗号セット用のスイッチ（ＳＷＦ
Ｌ）２９にそれぞれに接続されている。スイッチ（ｓｗ
２〜５ＷｒＬ）２８〜２９はスイッチ（ＳＷ’ｌ）と同
様にオープンの時は各々抵抗８４．８５を介して＋Ｖｐ
に接続され、クローズの時は接地される。
と暗号セット用のスイッチ（８Ｗ２）２８にそれぞれ接
続される。同様に、ＥＸＯＲゲート２０の各入力は、フ
ラグ１７の出力端子と暗号セット用のスイッチ（ＳＷＦ
Ｌ）２９にそれぞれに接続されている。スイッチ（ｓｗ
２〜５ＷｒＬ）２８〜２９はスイッチ（ＳＷ’ｌ）と同
様にオープンの時は各々抵抗８４．８５を介して＋Ｖｐ
に接続され、クローズの時は接地される。
なお、ＥＸＯｆ’ｔゲ〜）１８〜２０は全部でｎ個あり
、暗号セット用のスイッチ２７〜２９も全部でｎ個ある
。同様に、フラグ１５〜１７、およびＡＮＩ）ゲート２
８〜２５も全部でｎ個ある。これらの接続関係は規則的
であるので、図中にはそれぞれ０３ｔＡ分のみ示しであ
る。
、暗号セット用のスイッチ２７〜２９も全部でｎ個ある
。同様に、フラグ１５〜１７、およびＡＮＩ）ゲート２
８〜２５も全部でｎ個ある。これらの接続関係は規則的
であるので、図中にはそれぞれ０３ｔＡ分のみ示しであ
る。
Ａ Ｎ Ｉ）ゲート１４の各入力端子には、ＡＮＤゲー
ト１２の出力端子とフラグ１３の出力端子が各々接続さ
れている。フラグ１８のり、８入力端子ｕ＋ｖ、ｐと、
Ｔ入力端子はＡＮＩ）ゲート１２の出力端子、Ｒ入力端
子けＮＡＮＤ（否定論Ｊ！ｌ！１ｊｔ）ゲート８６の出
力端子と接続されている。ＮＡＮＤゲート８６の一方の
入力端子はＡＮＤゲー）１２の出力端子と、他方の入力
端子はフラグ１Ｂの出力と接続されている。
ト１２の出力端子とフラグ１３の出力端子が各々接続さ
れている。フラグ１８のり、８入力端子ｕ＋ｖ、ｐと、
Ｔ入力端子はＡＮＩ）ゲート１２の出力端子、Ｒ入力端
子けＮＡＮＤ（否定論Ｊ！ｌ！１ｊｔ）ゲート８６の出
力端子と接続されている。ＮＡＮＤゲート８６の一方の
入力端子はＡＮＤゲー）１２の出力端子と、他方の入力
端子はフラグ１Ｂの出力と接続されている。
Ａ Ｎ Ｉ） ケート２８〜２５（全部でｒＬ個）の一
方の入力端子は、インバータ２１の出力端子に共通に接
続さり、（ｍ方の入力端子はエンコーダ２６の対応の出
力端子（信号ＤＴｌ〜Ｄ Ｔ ｎ ）にそれぞれ接続さ
れている。インバータ２１はＫ Ｅ Ｙ Ｌ ＯＣＫ信
号が入力される。
方の入力端子は、インバータ２１の出力端子に共通に接
続さり、（ｍ方の入力端子はエンコーダ２６の対応の出
力端子（信号ＤＴｌ〜Ｄ Ｔ ｎ ）にそれぞれ接続さ
れている。インバータ２１はＫ Ｅ Ｙ Ｌ ＯＣＫ信
号が入力される。
エンコーダ２６は、キーボード上の暗号キーとして設定
された特定のキー（本実施例ではＢキー）８１の＃’Ｆ
を検出し、対応の暗号コードを出力するものである。暗
号キー（Ｂキー）８１を押下すると、エン：１−ダ２６
の入力端子は抵抗３０を通じて＋ｖｐ が印加されるが
、暗号キー８１を押下しない時はエンコーダ２６０入力
端子は抵抗８２を介して接地される。
された特定のキー（本実施例ではＢキー）８１の＃’Ｆ
を検出し、対応の暗号コードを出力するものである。暗
号キー（Ｂキー）８１を押下すると、エン：１−ダ２６
の入力端子は抵抗３０を通じて＋ｖｐ が印加されるが
、暗号キー８１を押下しない時はエンコーダ２６０入力
端子は抵抗８２を介して接地される。
Ａ Ｎ ＩＪケート１２の入力端子は、フラグ９，１０
゜１１の各々の出力端子と接続されている。フラグ９．
１０．１１（ｉｉ）Ｄ入力端子、Ｓ入力端子１ｄ ＋Ｖ
ｐ ｐに接続され、＋Ｖ′ｐｐは抵抗３６を介して電源
＋ｖｐに接続されている。さらに、Ｒ入力端子には信号
Ｇ Ｒ，Ｓが接続されている。フラグ９のＴ入力端子に
はＡＮＤゲート６の出力端子、フラグ１０のＴ入力端子
にはＡＮＤケート７の出力端子、フラグ１１の′ｆ入力
端子にはＡＮＤゲート８の出力端子が各々接続されてい
る。ＡＮＤゲート６の各入力端子には、フラグ５の出力
端子ｌと信号ＫＥＹＳＴＢが接続されている。ＡＮＤゲ
ート７の各入力端子には、フラグ９の出力端子とＡＮＤ
ゲート６の出力端子が、ＡＮＩＪゲート８の各入力端子
にはフラグ１０の出力端子とＡＮＤゲート６の出力端子
が各々接続され１いる。
゜１１の各々の出力端子と接続されている。フラグ９．
１０．１１（ｉｉ）Ｄ入力端子、Ｓ入力端子１ｄ ＋Ｖ
ｐ ｐに接続され、＋Ｖ′ｐｐは抵抗３６を介して電源
＋ｖｐに接続されている。さらに、Ｒ入力端子には信号
Ｇ Ｒ，Ｓが接続されている。フラグ９のＴ入力端子に
はＡＮＤゲート６の出力端子、フラグ１０のＴ入力端子
にはＡＮＤケート７の出力端子、フラグ１１の′ｆ入力
端子にはＡＮＤゲート８の出力端子が各々接続されてい
る。ＡＮＤゲート６の各入力端子には、フラグ５の出力
端子ｌと信号ＫＥＹＳＴＢが接続されている。ＡＮＤゲ
ート７の各入力端子には、フラグ９の出力端子とＡＮＤ
ゲート６の出力端子が、ＡＮＩＪゲート８の各入力端子
にはフラグ１０の出力端子とＡＮＤゲート６の出力端子
が各々接続され１いる。
フラグ５の几入力端子は信号Ｇａｓ、Ｔ入力端子には信
号ＫＢＳＴＢと同期をとるだめのタイミング信号ＣＬＯ
ＣＫがそれぞれ接続され、またＳ入力端子には＋ｖｐｐ
が接続されている。ロック５のＤ入力端子にはワンショ
ット回路４の出力端子が接続され、ワンショット回路４
の入力にはキーボード上の特定キー（ここではＡキー）
２が接続され、Ａキーがオープン時には抵抗８を介して
接地され、クローズ時には抵抗ｌを介して＋Ｖｐへ接続
される。
号ＫＢＳＴＢと同期をとるだめのタイミング信号ＣＬＯ
ＣＫがそれぞれ接続され、またＳ入力端子には＋ｖｐｐ
が接続されている。ロック５のＤ入力端子にはワンショ
ット回路４の出力端子が接続され、ワンショット回路４
の入力にはキーボード上の特定キー（ここではＡキー）
２が接続され、Ａキーがオープン時には抵抗８を介して
接地され、クローズ時には抵抗ｌを介して＋Ｖｐへ接続
される。
つぎに、動作を説明する。
キーボード上の特定キーであるＡキー２を、ワンショッ
ト回路４がリセットしない様な時間間隔で８回以上連続
的に押下する。この場合、Ａキー２の押下毎に信号にＫ
Ｂ Ｙ ８ Ｔ Ｂが出るが、その時にフラグ５の出
力がいつも″１ルベルであるため、フラグ９，１０．１
１の出力がすべてｌ”レベルになり、ＡＮＤゲー）１２
が１１１１ルベルを出力する。
ト回路４がリセットしない様な時間間隔で８回以上連続
的に押下する。この場合、Ａキー２の押下毎に信号にＫ
Ｂ Ｙ ８ Ｔ Ｂが出るが、その時にフラグ５の出
力がいつも″１ルベルであるため、フラグ９，１０．１
１の出力がすべてｌ”レベルになり、ＡＮＤゲー）１２
が１１１１ルベルを出力する。
このＡキー２の連続押下の操作が電源投入から１回目（
一般的には奇数回目）の場合は、フラグ１３の出力が１
０″レベルから”ドレベルに反転し、ＡＮＬ）ゲート２
２がイネーブルされる。またこの場合は、まだキーロッ
クされておらず、ＫＥＹＬＯＣＫ信号は０”レベルであ
り、インバータ２１の出力が″１″レベルであるためＡ
ＮＤゲート２３〜２５はいずれもイネーブルされる。
一般的には奇数回目）の場合は、フラグ１３の出力が１
０″レベルから”ドレベルに反転し、ＡＮＬ）ゲート２
２がイネーブルされる。またこの場合は、まだキーロッ
クされておらず、ＫＥＹＬＯＣＫ信号は０”レベルであ
り、インバータ２１の出力が″１″レベルであるためＡ
ＮＤゲート２３〜２５はいずれもイネーブルされる。
この状態で、キーボード上の暗号キーとして指定された
Ｂキー８１を押下すると、エンコーダｚ６よりスイッチ
（Ｓ Ｗ １− Ｓ Ｗ ｒＬ） ２７〜２９で予め設
足されたものと排他的な暗号コードが出力される。この
暗号コードはＡＮＤゲート２８〜２５を通じてフラグ１
５〜１７に送られ、ラッチされる。その結果、ＥＸＯ凡
ゲート１８〜２０の出力がすべて″１ルベルになり、Ａ
ＮＤゲート２２、（７）出力であるＫ Ｂ Ｙ ＬＯＣ
Ｋ信号カ”１” レベルになる。つまり、キーロックの
状態になる。この後、インバータ２１の″Ｏ″レベル出
力によりＡＮＤゲートはディセーブルされる。
Ｂキー８１を押下すると、エンコーダｚ６よりスイッチ
（Ｓ Ｗ １− Ｓ Ｗ ｒＬ） ２７〜２９で予め設
足されたものと排他的な暗号コードが出力される。この
暗号コードはＡＮＤゲート２８〜２５を通じてフラグ１
５〜１７に送られ、ラッチされる。その結果、ＥＸＯ凡
ゲート１８〜２０の出力がすべて″１ルベルになり、Ａ
ＮＤゲート２２、（７）出力であるＫ Ｂ Ｙ ＬＯＣ
Ｋ信号カ”１” レベルになる。つまり、キーロックの
状態になる。この後、インバータ２１の″Ｏ″レベル出
力によりＡＮＤゲートはディセーブルされる。
以上のＡキー２とＢキー８１の操作が電源投入から２回
目（一般的には偶数回目）の場合は、キーロックが解除
される。すなわち、Ａキー２の連続押ＦでＡＮＤゲー）
１１から′１”レベルが出力されると、フラグ１８の出
力がＴレベルから″θ″レベルに反転し、ＡＮＤゲート
２２がディセーブルされるためである。
目（一般的には偶数回目）の場合は、キーロックが解除
される。すなわち、Ａキー２の連続押ＦでＡＮＤゲー）
１１から′１”レベルが出力されると、フラグ１８の出
力がＴレベルから″θ″レベルに反転し、ＡＮＤゲート
２２がディセーブルされるためである。
この様に、以上のＡキーとＢキーの組合せ操作の１回目
でキーロック、２回目でキーロック解除、３回目でキー
ロック、４回目でキーロック解除、という様にキーロッ
ク制御を行なうことができる。
でキーロック、２回目でキーロック解除、３回目でキー
ロック、４回目でキーロック解除、という様にキーロッ
ク制御を行なうことができる。
鶏２図は前述のキーロック／キーロック解除の操作フロ
ーを示す。ブロック（イ）と（ロ）がオペレータのキー
人力操作である。他のブロックはキーロック制＠１回路
の働きであり、オペレータは意識する必安ばない。
ーを示す。ブロック（イ）と（ロ）がオペレータのキー
人力操作である。他のブロックはキーロック制＠１回路
の働きであり、オペレータは意識する必安ばない。
発明の効果
以上に水べた襟に、本発明はキーボード上の既イｆのキ
ーの中の特定のキーの操作の組合せによってキーロック
または解除を行なう。したがって、従来の、様なキーロ
ック用の機械式キー機構が不要となり、キーボードの小
形化と低コスト化を達成できる。
ーの中の特定のキーの操作の組合せによってキーロック
または解除を行なう。したがって、従来の、様なキーロ
ック用の機械式キー機構が不要となり、キーボードの小
形化と低コスト化を達成できる。
第１図は本発明を実施したキーロック制御回路の一例を
示す回路図、第２図はキーロック／キーロック解除の操
作フローを示す流れ図である。 ２・・・Ａキー、４・・・ワンショット回路、５，９゜
１０．１１．１８．１５〜１７・・・フラグ（Ｄ）喜ノ
ツプフロップ）、２６・・・エンコーダ、２７〜２９・
・・暗号コード設定用スイッチ、８１・・・Ｂキー。 第１図
示す回路図、第２図はキーロック／キーロック解除の操
作フローを示す流れ図である。 ２・・・Ａキー、４・・・ワンショット回路、５，９゜
１０．１１．１８．１５〜１７・・・フラグ（Ｄ）喜ノ
ツプフロップ）、２６・・・エンコーダ、２７〜２９・
・・暗号コード設定用スイッチ、８１・・・Ｂキー。 第１図
Claims (1)
- （１）キーボード上の特定の第１のキーの連続押下を検
出する回路手段と、当該キーボード上の特定の第２のキ
ーの押下を検出する回路手段と、上記２つの回路手段の
検出結果に基づき、上記第１のキーの連続押下後に上記
第２のキーが押下されると、当該キーボードのキーロッ
クまたはその解除を行なう回路手段とを具備することを
特徴とするキーボードのキーロック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136274A JPS5927337A (ja) | 1982-08-06 | 1982-08-06 | キ−ボ−ドのキ−ロツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136274A JPS5927337A (ja) | 1982-08-06 | 1982-08-06 | キ−ボ−ドのキ−ロツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927337A true JPS5927337A (ja) | 1984-02-13 |
Family
ID=15171357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136274A Pending JPS5927337A (ja) | 1982-08-06 | 1982-08-06 | キ−ボ−ドのキ−ロツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927337A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50149227A (ja) * | 1974-05-21 | 1975-11-29 | ||
| JPS5193820A (ja) * | 1975-02-17 | 1976-08-17 | ||
| JPS5386527A (en) * | 1977-01-10 | 1978-07-31 | Hitachi Ltd | Key input circuit |
| JPS55164927A (en) * | 1979-06-11 | 1980-12-23 | Hitachi Ltd | Keyboard with lock function |
-
1982
- 1982-08-06 JP JP57136274A patent/JPS5927337A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50149227A (ja) * | 1974-05-21 | 1975-11-29 | ||
| JPS5193820A (ja) * | 1975-02-17 | 1976-08-17 | ||
| JPS5386527A (en) * | 1977-01-10 | 1978-07-31 | Hitachi Ltd | Key input circuit |
| JPS55164927A (en) * | 1979-06-11 | 1980-12-23 | Hitachi Ltd | Keyboard with lock function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4139864A (en) | Security system for a solid state device | |
| ES8605070A1 (es) | Dispositivo electronico de cierre | |
| JPS5927337A (ja) | キ−ボ−ドのキ−ロツク方式 | |
| ATE28017T1 (de) | Einrichtung zur verschluesselung digitaler signale welche eine oder mehrere des-schaltungen enthaelt. | |
| GB1467891A (en) | Locking system | |
| SU366570A1 (ru) | ОЮОПАЛПАШ^т: О- VK:;n..,.^j,Ойол^штека fViSAВ. Г. Колосов и В. Н. ТисенкоЛенинградский ордена Ленина политехнический институт им. М. И. Калинина'-М. Кл. Н 03k 13/00УДК 681.325.53(088.8)_В П Т ?^«онда.10пЕРТ0|| | |
| JPS592934B2 (ja) | ニユウリヨクソウチ | |
| KR900006898Y1 (ko) | 키보드의 키 잠금회로 | |
| JPS5820049Y2 (ja) | 電子式施錠装置 | |
| JPS6234223A (ja) | 表示制御回路 | |
| JPH06173507A (ja) | 電気錠施錠解錠装置 | |
| JPS58106630A (ja) | キ−入力装置 | |
| JPS5858711B2 (ja) | デンシキヤツシユレジスタ | |
| JPH0262614A (ja) | コンピュータ用保安装置 | |
| GB2091337A (en) | Electrical combination lock | |
| KR900001028B1 (ko) | 전자식 자물쇠장치가 있는 전화기용 직접회로 | |
| KR860003359Y1 (ko) | 암호식 도난 방지 장치 | |
| JPS61103263A (ja) | タリ−処理回路 | |
| JPS58164870A (ja) | キ−ボ−ド型解錠装置 | |
| JPS61131109A (ja) | キ−ボ−ド | |
| JPS584151B2 (ja) | 暗号照合装置 | |
| JPS62293335A (ja) | 入力装置 | |
| JPS6136790A (ja) | キヤラクタデイスプレイ装置 | |
| JPS5264225A (en) | Information input control unit | |
| JPS59501130A (ja) | ソフトウエアの保護方法と装置 |