JPS59501130A - ソフトウエアの保護方法と装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ソフトウェアの保護方法と装置 発明の背景 この発明は一般的に−コンピュータのソフトウェアの不法な複製または盗用を禁 止するための方法と装置に関するものである。さらにくわしくは、この発明は、 電子ビデオゲームの情報のＲＯＭ使用のオーディオ−視覚表示の不法な複製の禁 止に特に用いられる。

典型的には、マイクロプロセッサを用いた電子システムは、標準の小型のまたは 中型の集積装置と標準マイクロプロセッサにより生産される。このシステムは一 プリント基板上の導体パターンを複製し、その複製された基板上に、オリジナル システムに用いられたものと同じ標準部品を設置することにより、簡単に複製さ れる。プログラムされたＲＯＭは一安価なＥＰＲＯＭ装置を用いて容易に複製さ れる。当業者は−そのようなシステムとプログラムの複写は単に最も初歩的な　 ゛分解工学”処理を含むだけであることを認めるであろう。

そのような複写は、コイン投入動作型のビデオゲーム業界にはびこっている。密 売されるゲームは、最初のゲームの創作者や正当な製造者にほつ入な経済的損失 を与え、複写されたゲームの不法な再生を中止させる命令を出させるための訴訟 における一実質的なかつ不要な法的費用をも出費させる結果となる。

上述の種類の複写は、容易には複製されないか又は分解調査で°きない形式の、 ｌまたはそれ以上の顧客注文の集積回路を用いることによって阻止され得る。予 期される複製者は−そのような顧客の注文の集積回路を在庫からすぐに入手でき るような置換を見出すことはおそらくできないだろう。しかしながら、適度に正 当な複製者は、マイクロプロセッサのプログラムを調査することによりおよび／ または注文ハードウェアをその動作パラメータを決定するためにマイクロプロセ ッサエミュレータと一緒に、動作させることにより置換することができるであろ う。

すべての不当な複写態様における基本的なステップは−マイクロプロセッサエミ ュレータの使用によるプログラムのダンピングによるか又はＲＯＭにあるソフト ウェアを直接に複製することにより一マイクロプロセッサのプログラムを複製す る能力にある。これらのい処理である。

発明の概要 それ故この発明の第１の目的は、実際問題として、コンピュータソフトウェア情 報の不法な複写を阻止することである。この目的は、メモリにストアされるブロ クラム情報を暗号化すること−ならびに、暗号を複写したプログラムを、マイク ロプロセッサエミュレータ等の使用によりダンピングしようとすることを早期に 検知し、効果的に打ち切るようにメモリと中央プロセッサとの間に暗号化／復号 化回路を設置することにより達成される。

通常のシステム動作中は、ジャンプ、ブランチ、サブ−ルーチン呼出し、割込み 等の命令或いはソフトウェアプログラム中の命令により一中央プロセッサは非シ ーケンシャルな順番でプログラムＲＯＭをアクセスする。ＲＯＭメモリ中の各ア ドレスが１つの与えられたプログラムで使用されるわけではない。換言すれは− ＲＯＭ中の各アドレスが有効なデータを持っている必要はない。

反対にマイクロプロセッサエミュレータを用いてコンピュータソフトウェアを複 写しようとしたときは、ＲＯＭメモリは通常は一定シーケンスでアクセスされ、 すべてのアドレスがアクセスされる。どのような場合にも、エミュレータにとっ て、たとえ、何回かくり返そうとしてもプログラムソフトウェアによって要求さ れるのと同じ順序で、種々のメモリアドレスをアクセスすることは不可能である 。

この発明の方法と装置によれは−システムは　”トラップ（ｔｒａｐ　）状態” として定義されているものが認識されるようになっている。この発明の目的のた めに−”トラップ状態”は、プログラムソフトウェアの通常の正しい動作では起 り得ないような状態での、無効のプログラム事象（イベント（ｅｖｅｎｔ　）） であると定義される。このような無効のプログラム事象は−たとえは、エミュレ ータが、プログラムでは使用されないような１つのアドレスをアクセスしたとき 又はプログラムによって要求される順序以外の順序でエミュレータが１または複 数のアドレス位置をアクセスしたときに生起する。システムは、その後、無効な 又は不正なデータだけを中央プロセッサへ戻す。

したがって、１つの態様において、この発明は（ａ）第１の所定のアルゴリズム にしたがう暗号形式で、メモリ手段の予め定められたアドレス位置にディジタル プログラム情報をストアするステップ　（ｂ）メモリ手段にストアされている復 号化された情報にのみしたがって所定の機能を実行するコンピュータプロセッサ を用意するステップ、（Ｃ）第１の予め定められたアルゴリズムにしたがってプ ログラム情報を暗号化／復号化するための第１モードで選択的に動作する暗号化 ／復号化手段ヲ介して、コンピュータプロセッサのアドレスおよびデータバスと をメモリ手段に連結するステップ、（ｄ）トラップアドレス情報を検知するため に少なくとも１つのアドレスおよびデータバスを監視するステップおよび［ｅ） 監視手段によりトラップ状態が検知されると一暗号化／復号化手段を第１の動作 モードから第２の動作モードへ切り換えるステップを含む、コンピュータソフト ウェアの不正な複写を禁止する方法である。

他の態様において−この発明は−メモリ手段に暗号化形式でストアされているデ ィジタルプログラム情報にしたがって所定の機能を行なう中央プロセッサを備え −アドレスおよびデータバスで中央プロセッサとメモリ手段との間が連通してい るコンピュータシステムである。具体的には、装置としては、第１の所定のアル ゴリズムにしたがってプログラム情報を暗号化／復号化する第１のモードと第１ の所定のアルゴリズムにしたがってプログラム情報の暗号化／復号化全阻止する 第２のモードとに選□択的に動作する、中央プロセッサとメモリ手段の間に連結 されたー暗号化／復号化手段を備えた、改良である。”トラップ状態”の形式の 無効なプログラム事象を検知するために一少なくとも１つのアドレスおよびデー タバスを監視する検知手段が設けられる。スイッチ手段が無効なプログラム事象 の検知に応答して第１の動作モードから第２の動作モードへ暗号化／復号化手段 を・切り換える。

この発明の他の態様は一以下に述べる本発明の詳細な開示を読むことにより当業 者にとって理解されるであろう。

図面の説明 新規であると信じているこの発明の態様は添付の請求の範囲に特定して述べてい る。この発明の目的と利点とともに、この発明は一添付の図面に関連して述べら れる以下の説明を参照することにより一最もよく理解されるであろう。なお図面 においては同じ参照番号は同じ要素を示す。

第１図は中央プロセッサとプログラムメモリとの間に設けた、この発明のソフト ウェア保護回路を含むコンピュータシステムを表わすブロックダイアグラム、第 ２図は第１図の保護回路の機能ブロックダイアグラム、 第３図は第２図のトラップアドレス保護回路の好ましい具体例を示す回路図、 ％％図は第２図のブロックダイアグラムの暗号化回路部を示すブロックダイアグ ラムである。

実施例の詳細な説明 第１図を参照するとたとえはコイン作動式の電子ビデオゲームのような、ソフト ウェア駆動システムのコンピュータ部１０がブロック図形式で示されている。

コンピュータは公知のマイクロプロセッサ１２およびデイジタルプログラム情報 を蓄積するための数種の公知のメモリ一手段１４から構成されている。

本発明によると、マイクロプロセッサ１２は、ブロック１６として描かれた保護 回路をとおしてプログラムメモリ１４と結合されている。ここで示されているよ うに、保護回路１６はプログラムメモリに入るアドレス情報を暗号化し、プログ ラムメモリから出るデータを復号化する。このために、アドレスバス１８は、マ イクロプロセンサ１２から保護回路１６へ暗号化されないアドレス番地を入力す る。暗号化アドレスバス２０は保護回路１６をプログラムメモリ１４に結合させ てい乞。同様に、暗号化データバス２２がプログラムメモリ１４から保護回路１ ６へ結合されている一方、回路１６の出力の復号化データバス２４はマイクロプ ロセッサ１２に結合されている。アドレスおよびデータバス２６．２８は−アド レスバス１８およびデータバス２４から、−入出力装置、ＲＡＭメモリもしくは ＲＯＭメモリのような他のシステムコン、ポーネントへ結合されている。

該システムの残りの部分は、その特殊構造が本発明にはないので図示しない。な お、図示されたコンピュータがコイン操作式電子ビデオゲームのような個々のソ フトウェア駆動システムに結合するような方法は、当該技術分野において通常の 技術であることは理解されるであろう。

ここで示されるように、保護回路１６は一中央プロセッサ１２とメモリ手段１４ の間で結合され、第１に所定のアルゴリズムによるプログラム情報を暗号化／復 号化するための第１のモードにおいて選択的に操作可能な一暗号化／復号化手段 を備えている。このように、メモリ手段１４に蓄積されたプログラム情報は、暗 号化されたフォーマットの状態である。暗号化された演算法が知られていなけれ は−いくつかのどのような公知の電子装置によって達成されるプログラムメモリ １４の直接コピーは役に立たないデータを生ずるだけである。しかし、プログラ ムメモリ１４に蓄積されたデータを単に暗号化することだけでは、マイクロブ０ セツサ１２の代わりにマイクロプロセッサエミュレ−タの使用によリーシステム から読み出されつるか、もしくは、保護回路自身がたやすく巷留できる場合には 、模写しようとする者を著−七くさまたげないだろう。

第１の可能性を避けるために一本発明は保護回路１６の暗号化／復号化部分が、 第１の予じめ定められたアルゴリズムによってプログラム情報を暗号化／復号化 するのを防止するための第２モードで動作可能になっている点に特徴を有してい る。第２の可能性を効果的に除外するために、保護回路１６は、集積回路論理ア レイで構成されている。この態様で作られている複雑な回路を分解調査するのは 極めて困難かつ不経済である。もちろん−当該技術分野における者は、事実上不 可能でないならば、保護回路を分解調査することを困難にさせるような他の集積 回路も使用できることは認めるところであろう。

保護回路１６の好ましい具体例の構造および機能は、回路１６のいくつかの要素 “を形成する機能的ブロック図を示す第２図を参照することによって得られる。

さらに詳しくは一回路１６は、入力としてアドレスおよびデータバス１８．２２ を、出力として一アドレス？よぴデータバス２．０．２４を有する、暗号もしく ・はマンピング回路３０を含んでいる。今一より詳細に述べるように一図示され た暗号回路３０は、暗号選択バス３２上の回路３０に人力する信号の２進状態に 依存して−２つの異なる暗号化／復号化のアルゴリズムのうちの一方もしくはも う一方にしたがって選択的に動作可能である。第１の操作モードに相当する第１ の所定のアルゴリズムは、メモリ１４内のプログラム情報を正しくエンコード又 はデコードするための通常の操作が用いられる。第２の操作モードに相当する他 のアルゴリズムは一暗号選択バスが−たとえは、ライン３２上にバイナリ１の入 力によって活動化される時はいつも現われる。この場合、マイクロプロセッサ１ ２へもどされたデータは、メモリ１４からの復号化されたデータおよびシステム 故障とは一致しない。

暗号回路３０は一第１の−もしくは正常なモードから、検出手段３４によって− およびアドレスバス１８と暗号選択バス３２の間に直列関係に結合しているスイ ッチ手段３６によって一第２の価値のない操作モードへ切り換えられる。検出手 段３４はアドレスもしくはデータバスの少なくとも１つをこの場合、入力３合を 経てアドレスバス１８を、たとえはトラップ状態のような無効なプログラム事態 を検知するために監視している。検出手段３４の出力信号はコンダクタ４０およ び、直列に接続されたインバータ４２を経て図示される如く、通常の２進フリツ プフロンプ回路であり得るスイッチ手段３６の１つの入力端子に供給される。

スイッチ手段３６°は−インバータ４２がフリツプフロップ３６にＬＯＷもしく はバイナリゼロの入力を供給すると、暗号回路３０を第１から第２の操作モード へ切り換える。トラップアドレスの形態でトラップ状態が検知手段３４によって 検知された時、およびその時のみ一本実施例において、上述の事態が生じる。

スイッチ手段３６は２安定であるのて一暗号回路３０は、スイッチがリセットさ れるまておよびされなりれは、第２操作モードを続けるだろう。この目的のため に、本実施例において入力端子４６によってアドレスバス１８に同じく結合され たリセット検出手段４４力Ｓ備えられている。リセット検出回路４４（こよるー アドレスバス１８上の所定のリセット信号の認識ｉｉ、１ノセット信号が−イン バータ５０を通ってスイッチ手段３６のクリアおよびリセット入力端子４８に供 給される結果を生じ−それによって、暗号回路３０を第１操作モードにリセット する。リセット回路４４は−リセット回路が特異な信号にのみが応答するように 設計されている場合を除きトラップアドレス検出回路３４に類似した構造および 機能であり得る。

第３図においては、第２図における検出回路３４の例をより詳細に示している。

簡潔化するために、本例においては、検出がアドレスバス１８の４つのラインお いてはＡＱ−Ａ３によって示されている。

検出反応が行われるラインの番号は、設計者の随意による。これらのアドレスラ イ、ンのそれぞれは３つのアンドゲート５．２．５４．５６への入力として還部 的に結合されている。各アンドゲートの単一の出力は、ナ、ンドゲート５８への 入力として結合されており、その出力は信号のコンダクタ４０を構成している。

さら（こ詳しくは、アドレスバスＡＯはアンドゲート５２および５６に直接結合 しており、インバータ６０を介してアンドゲート５４に結合している。アドレス ラインＡ１はアンドゲート５４および５６に直接結合しており、インバータ６２ を介してゲート５２に結合している。

アドレスラインＡ２はアンドゲート５２および５４に直接結合しており、インバ ータ６４を介してアンドゲート５６に結合している。最後に、アドレスラインＡ ３はアンドゲート５４に直接結合しており、インバータ６６を介してアンドゲー ト５２．および５６に結合している。図示のこの詳細な検出回路においては、次 の３つのアドレス０１０１．１１１０．００１１がアドレスラインＡＯ−Ａ３＋ こおいて現われたときはいつでも、出力４０は、ハイもしくはバイナリ１状態に 駆動される。

上述の３つのアドレスのいずれか１つがアドレスラインＡ□−ｆ−Ａ３に現われ た場合、バイナリゼロの形のラッチ信号は、それによって、暗号選択バス３２を 活動させるように、スイッチ手段３６の現入力に供給されるだろう。マイクロプ ロセッサによって表わされたすべての他のアドレス（こ対して、検出手段４０の 出力４０は、不・動もしくは通常状態を維持するだろう。

第５図では、典型的な暗号／復号回路３０の概略形式の例を示している。特に、 本実施例においては、アドレスバス１８と２０の間に、ブロック５４および５６ として描かれた一対の並列のＦＲＯＭ−タイプ暗号化回路が挿入されている。回 路５４　、’　５６は、アドレスバス１８．２０への゛入出力する並列枝１８Ａ 、１８Ｂおよび２ＯＡ、２０Ｂ間でそれぞれ結合されている。

同様に、本実施例では、データバス２２．２４の間に、データバス２２．２４に 入出力する並列枝２２Ａ２２Ｂおよび２４Ａ、２４Ｂにそれぞれ結合された一対 のＦ　ＲＯＭのデコード回路５８．６０が並列に配置されている。暗号／復号回 路が両方のバスの代りに図示するようにアドレスおよびデータバスのうちの唯１ つに結合され得ることは当業者にとって理解されるであろう。

２つの暗号化回路５４．５６は、暗号選択バス３２でのバイナリ信号入力に応じ て交替に１、選択的に動作可能である。この目的のために暗号選択バス３２は、 インバータ６２を通って回路５６のイネーブル入力に結合しており、かつ、コン ダクタ６６を介して回路５４の同様のイネーブル入力に直接結合している。回路 ５４、　、５８および５６’、６０がいつも−せい（こイネーブル／ディスエー ブルされるように、回路５８　、’　６０のイネーブル入力はコンダクタ６６． ６４ｉこ同様に結合している。これらの数個のエンコード／デコード回路は、基 本構造において同様であり得るが、もちろん、異なった所定のアルゴリズムによ って駆動されている。

たとえは、暗号／′復号アルゴリズムは、２つのアドレスラインを交換すること と同じぐらい単純かもしれないし、また、第４図で図示された如く、１対１のマ ツピングがＦ　ＲＯＭでなされるように、実質上はもつと複雑で有ってもよい。

さらに、各アドレス番地がそれに一致する２以上のデータ値を有するように、暗 号回路においては、２つ以上演算法が使用されうることが理解できるだろう。さ らに他の方法としては、通常の回路操作中に複数の暗号アルゴリズムの間でジャ ンプさせることである。

アルゴリズム間の切り換えは、マイクロプロセッサクロックのあらかじめ定めら れた時間的な操作（こまり行なわれる。このように、第１の所定アルゴリズムは 一般の場合は、事実上、複合の補助アルゴリズムによって構成されているだろう 。この技術分野における者は暗号化／復号化回路５４，５６．５８および６０の 実行に利用できる公知の代りのいろいろな技術のレンジを理解するだろう。

以前に検討された検出およびリセット回路は本発明の教示を満足する種々の広い レンジで別の形態をとることができる。単一の、通常用いられないアドレス番地 へのアクセスが試みられた場合は、検出回路を働かせるかもしくは、通常プログ ラム操作から実質上逸脱たとえば、検出手段は、上述のアクセス（こ対してのみ もしくは、一連のシーケンス的なアドレスに対するアクセスが欠けた場合（こ１ トラツプ〃するであろう。そして、トラップ動作は、アドレスの組合わせによる かもしくはアドレスの順列によってもよい。検出およびリセット手段が、上述し たこと、および種々の経済的な制約や安全の要求を満たず公知の技術の他の形と で実行される技術は、当業者に理解されるであろう。

炸作において、マイクロプロセッサ１２は、プログラムが、通常のプログラム操 作によって期待されるようにアドレス番地および／もしくは返却データにアクセ スし続ける限り通常システム操作を行なうように保護回路Ｊ６を介してメモリ１ ４と通信するだろう。プログラムメモＩＪ　Ｊ−４中のデータの暗合化された形 は、保護回路１６の分解調査に成功しない限り複写者がプログラム情報の直接複 写をするのを防止する。前に指摘した如く、もし基本的に不能でない限り、分解 調査の比較的単純な仕事である。

検出手段３４によって検知された通常のマイクロプロセッサ操作からの瞬間的な 逸脱は、スイッチ手段３６を、暗号選択バス３２を作動する状態にラッチするだ ろう。バス３２上のイネーブル信号は、暗号／復号回路３０を、第１操作モード から第２操作モードへ切り換えるだろう。その後は、ただの無意味なデータはマ イクロプロセッサ１２Ｉこ返送されるだろう。エミュレータをマイクロプロセッ サ］２に代えて使用してメモリ１４内のプログラムをす゛ンピンク″゛するかま たは読みとろうとした場合には通常のマイクロプロセッサのプロクラム動作から 逸脱する。

保護回路１６は、アドレスバス１−８上に所定のコード化された入力によっての み、その第１の操作モードをリセットする。しりように、一旦、プログラムの複 写の試みが検出されると、該システムは、実際上、プログラムメモリの　復号化 がそれ以上成されるのを禁止スるように故障モード（こロックされる。該システ ムは、通常プログラム操作からの逸脱が再び検出されるまでおよびされない間は 第１操作モードを・続けるであろう。

本発明が、その精神もしくは、主特徴からはずれることなく、他の形で具体化さ れ得るものであることがあり、限定的なものだと考えるべきてなく、請求の範囲 の記載の範囲内で変形され得るものであって、その詳細に限定されるべきもので はない。

第１図 「−一一一−−−−−−−−−］ 特表昭５９−５０１１３０（８） 国際調査報告

Claims (1)

1. 【特許請求の範囲】 （１１（ａ）　第１の所定のアルゴリズムにしたがう暗号形式で、メモリ手段の 予め定められたアドレス位置（こディジタルプログラム情報をストアするステッ プ（ｌ〕）メモリ手段にストアされている復号化された情報にのみしたがって所 定の機能を実行するコンピュータプロセッサを用意するステップ （Ｃ）第１の予め定められたアルゴリズムにしたがってプログラム情報を暗号化 ／復号化するための第１モードで選択的に動作する暗号化／復号化手段を介して 、コンピュータプロセッサのアドレスおよびデータバスとをメモリ手段に連結す るステップ （ｄ）トラップアドレス情報を検知するために少なくとも１つのアドレスおよび データバスを監視するステップ、および （ｅ）監視手段によりトラップ状態が検知されると、暗号化／復号化手段を第１ の動作モードから第２の動作モードへ切り換えるステップを含む、コンピュータ ソフトウェアの不正な複写を禁止する方法。 （２）」二記第２の動作モードが第２の所定のアルゴリズムを有する請求の範囲 第１項記載の方法。 （３）コンピュータプログラムの通常動作の間、上記シーケンスでは現われない 上記メモリ手段の所定アドレス番地をトラップアドレスとして定める段階を含む 請求の範囲第１項記載の方法。 （４）通常プログラム動作の間、上記シーケンスで現われないプログラムアドレ ス番地の順序をトラップアドレスとして定める段階を含む請求の範囲第１項記載 の方法。 （５）トラップアドレスとして、少なくとも１つの無意味なプログラム事態を定 める段階を含む請求の範囲第１項記載の方法。 （６）上記結合段階が１度にただ１つの回路が動作可能で、ただ１つの回路が」 １記の第１の所定アルゴリズムによって動作可能となる、少なくとも２つの相似 の暗号化／復号化回路を通って上記メモリ手段に、上記コンピュータプロセッサ を結合することを含む請求の範囲第１項記載の方法。 （７）上記、暗号化／復号化手段を、所定のリセット信号に反応して上記第１動 作モードに選択的にリセットする次の段階を含む請求の範囲第１項記載の方法。 （８）上記切り換え段階が、暗号化／復号化手段を上記トラップアドレスの瞬間 的検出に反応して、上記第２動作モード（こラッチすることを含む請求の範囲第 １項記載の方法。 （９）メモリ手段において暗合化された形で蓄積されたディジタルプログラム情 報に反応して、先に選択された反応゛を成すための中央プロセッサを含むコンピ ュータシステムにおいて、および、上記中央プロセッサとアドレスおよび□アド レスバス上・の上記メモリにおいて、（ａ）第１モードにおいて、第１の所定ア ルゴリ、ズムによって上記プログラム情報を暗号化／復号化するために、および 、第２モードにおいて、上記第２の所定アルゴリズムによって上記プログラム情 報を暗号化／復号化することを防止するために、選択可能にしている上記中央プ ロセッサと上記メモリ手段との間を結合する暗号化／復号化手段と、 （ｂ）意味のないプログラム事象を検出するためにアドレスおよびデータバスの 少なくとも１万をモニターするための検出手段と、 （Ｃ）上記第１動作モードから上記無意味なプログラム事象の検出に反応して第 ２の動作モードへ、上記暗号化／復号化手段にシフトするためのスイッチ手段を 備えている改良。 ００）上記暗号化／復号化手段が、相似のエンコード／デコード回路がそれぞれ 、第１および第２の所定アルゴリズムに反応して上記プログラム情報を暗号化／ 復号化する請求の範囲第９項記載の改良。 （１１）上記検出手段が、１つの無意味なプログラム事象に反応して出力信号を 出力させる回路手段を含む請求の範囲第１０項記載の改良。 ０２）上記スイッチ手段が、上記無意味なプログラム事象の瞬間的な検出に反応 して上記の第２の動作モード（こおいて、上記暗号化／復号化を続けるための状 態回路手段を含む請求の範囲第１１項記載の改良。 ＯＪ上記暗号化／復号化手段を上記第２動作モードにリセットするためのリセッ ト手段をさらに含む請求の範囲第１２項記載の改良。 （１４）上記暗号化／復号化手段がロジックアレイから成る請求の範囲第９項記 載の改良。 （１■電子ビデオゲームのための聴視覚表示情報を構成するＲＯＭ＝所在データ の不法な複写を防止する方法であって、 （ａ）　ＲＯＭメモリにお゛いてディジタル型に暗号化された上記電子ビデオゲ ームの聴視覚表示情報を蓄積し、（ｂ）上記メモリ手段に蓄積された復号化され たプログラム情報に反応して上記ゲームの一般的聴視覚表示のための表示モニタ ーおよび音声ジ−ステムにマイクロプロセッサを備え、 （Ｃ）復号化された聴視覚形態の上記ゲームを表わすために第１の所定アルゴリ ズムによって、上記聴視覚表示情報を暗号化／復号化するための第１モードと、 上記第１の所定アルゴリズムによって上記表示情報の暗号化／復号化を防ぐため の第２モードを選択可能にする暗号化／復号化手段を通して上記ＲＯＭメモリに 上記マイクロプロセッサを結合し、 （ｄ）上記マイクロプロセッサと無意味なプログラム事象を認識するための」１ 記ＲＯＭメモリの間を通信するディジタルプログラム情報をモニターし、て、上 記ＲＯＭメモ１月こ蓄積された暗号化された聴視ドから上記第２動作モードへ、 上記暗号化／復号化手段が切り換わる 段階を有する方法。