JPS5924262A - 波形認識記憶装置 - Google Patents
波形認識記憶装置Info
- Publication number
- JPS5924262A JPS5924262A JP13365382A JP13365382A JPS5924262A JP S5924262 A JPS5924262 A JP S5924262A JP 13365382 A JP13365382 A JP 13365382A JP 13365382 A JP13365382 A JP 13365382A JP S5924262 A JPS5924262 A JP S5924262A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- lower limit
- reference correction
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/225—Circuits therefor particularly adapted for storage oscilloscopes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、アナログ入力信号が設定されたリファレンス
補正電圧範囲内に存在する場合にのみトリガ信号を発生
し、アナログ入力信号をディジタル信号に変換して記憶
する波形認識記憶装置に関する。
補正電圧範囲内に存在する場合にのみトリガ信号を発生
し、アナログ入力信号をディジタル信号に変換して記憶
する波形認識記憶装置に関する。
［発明の技術的背景］
従来から一般的に用いられている波形認識記憶装置のブ
ロックダイヤグラムを第１図に、トリガ発生回路の詳細
を第２図に示す。まず入力比較回路９でアナログ入力信
号とリファレンス電圧レベルとを比較し、アナログ入力
信号かり。
ロックダイヤグラムを第１図に、トリガ発生回路の詳細
を第２図に示す。まず入力比較回路９でアナログ入力信
号とリファレンス電圧レベルとを比較し、アナログ入力
信号かり。
ファレンス電圧レベルの上に出たときにトリガ発生回路
２からトリガパルスを発生する。その；。
２からトリガパルスを発生する。その；。
後アナログ入力信号からディジタル信号ＫＡ／Ｄ変換さ
れたディジタル信号を、トリガパルスに基づいて入力デ
ータ記憶回路６に選択的に順次書き込んでいく。そして
入力データ記憶回路６からのディジタルデータは、解析
機能をもつＣＰＵ（中央演算処理装置）で解析処理され
る。
れたディジタル信号を、トリガパルスに基づいて入力デ
ータ記憶回路６に選択的に順次書き込んでいく。そして
入力データ記憶回路６からのディジタルデータは、解析
機能をもつＣＰＵ（中央演算処理装置）で解析処理され
る。
［背景技術の問題点］
しかしながら前記のトリガ発生回路だと、第４図に示す
ようなノイズ等によるアナログ入力信号の電圧変動によ
り、観測記憶する必要のないタイミングでトリガ信号が
発生してしまうという問題点を有している。
ようなノイズ等によるアナログ入力信号の電圧変動によ
り、観測記憶する必要のないタイミングでトリガ信号が
発生してしまうという問題点を有している。
［発明の目的］
本発明は、観測記憶すべき波形信号が、どの様なタイミ
ングで発生するのか容易に推測が不可能な場合、あるい
はアナログ入力信号内に含まれるノイズ等の電圧変動が
ある様な場合について、実際に観測記憶すべき波形信号
が入力されたときのみトリガパルスを確実に発生させ、
入力データ記憶回路に格納する波形認識記憶装置を提供
することを目的とする。
ングで発生するのか容易に推測が不可能な場合、あるい
はアナログ入力信号内に含まれるノイズ等の電圧変動が
ある様な場合について、実際に観測記憶すべき波形信号
が入力されたときのみトリガパルスを確実に発生させ、
入力データ記憶回路に格納する波形認識記憶装置を提供
することを目的とする。
［発明の概要］
本発明による波形認識記憶装置は、設定された上限及び
下限のリファレンス補正電圧とアナログ入力信号とを比
較すると共に上下限範囲内に該アナログ入力信号が入っ
たときにトリガパルスを発生するトリガ発生回路と、該
アナログ入力信号をディジタル信号に変換するＡ／Ｄ変
換部と、前記トリガパルスに基づいてｉＡ／Ｄ変換され
たディジタル信号を選択的に順次書き込んでいく入力デ
ータ記憶回路とからなる波形Ｖ（識記憶装置に於て、前
記トリガ発生回路は。
下限のリファレンス補正電圧とアナログ入力信号とを比
較すると共に上下限範囲内に該アナログ入力信号が入っ
たときにトリガパルスを発生するトリガ発生回路と、該
アナログ入力信号をディジタル信号に変換するＡ／Ｄ変
換部と、前記トリガパルスに基づいてｉＡ／Ｄ変換され
たディジタル信号を選択的に順次書き込んでいく入力デ
ータ記憶回路とからなる波形Ｖ（識記憶装置に於て、前
記トリガ発生回路は。
上下限の前記リファレンス補正電圧を複数種類設定でき
るリファレンス電圧設定記憶回路と、複数種類の前記リ
ファレンス補正電圧を遂次出力するマルチプレクサと、
該マルチプレクサからの前記リファレンス補正電圧と前
記アナログ入力信号とを比較して前記アナログ入力信号
が上下限の前記リファレンス補正電圧範囲内に入るとき
にこれを検出して前記トリガパルスを発生する入力比較
回路とから成るものである。
るリファレンス電圧設定記憶回路と、複数種類の前記リ
ファレンス補正電圧を遂次出力するマルチプレクサと、
該マルチプレクサからの前記リファレンス補正電圧と前
記アナログ入力信号とを比較して前記アナログ入力信号
が上下限の前記リファレンス補正電圧範囲内に入るとき
にこれを検出して前記トリガパルスを発生する入力比較
回路とから成るものである。
［発明の実施例］
本発明の波形認識記憶装置は、第１図の好ましい実施例
に示すように、設定された上限及び下限のリファレンス
補正電圧とアナログ入力信号とを比較するとともに上下
限範囲内に該アナログ入力信号が入ったときにトリガパ
ルスを発生するトリガ発生回路２と、アナログ入力信号
をディジタル信号に変換するＡ／Ｄ変換部５と、トリガ
パルスに基づいてＡ／Ｄｉ換されたディジタル信号を選
択的に順次書き込んでいく入力データ記憶回路６とから
成っている。そして第５図、第６図に示す好ましい実施
例のように本発明の波形認識記憶装置のトリガ発生回路
２は、上下限のリファレンス補正電圧を複数種類設定で
きるリファレンス電圧設定記憶回路１２と、複数種類の
リファレンス補正電圧を遂次出力するマルチプレクサ１
３と、マルチプレクサ１３からのリファレンス補正電圧
とアナログ入力信号とを比較してアナログ入力信号が上
下限のリファレンス補正電圧範囲内に入るときにこれを
検出してトリガパルスを発生する入力比較回路 ５− ９′とから成っている。更に第６図に示すトリガ発生回
路２は、リファレンス補正電圧設定回路１４及びリファ
レンス電圧設定回路１５を内蔵するリファレンス電圧設
定記憶回路１２と、マルチプレクサ回路１３と、比較器
１６及び検出回路１７を内蔵する入力比較回路９′とか
ら成っている。
に示すように、設定された上限及び下限のリファレンス
補正電圧とアナログ入力信号とを比較するとともに上下
限範囲内に該アナログ入力信号が入ったときにトリガパ
ルスを発生するトリガ発生回路２と、アナログ入力信号
をディジタル信号に変換するＡ／Ｄ変換部５と、トリガ
パルスに基づいてＡ／Ｄｉ換されたディジタル信号を選
択的に順次書き込んでいく入力データ記憶回路６とから
成っている。そして第５図、第６図に示す好ましい実施
例のように本発明の波形認識記憶装置のトリガ発生回路
２は、上下限のリファレンス補正電圧を複数種類設定で
きるリファレンス電圧設定記憶回路１２と、複数種類の
リファレンス補正電圧を遂次出力するマルチプレクサ１
３と、マルチプレクサ１３からのリファレンス補正電圧
とアナログ入力信号とを比較してアナログ入力信号が上
下限のリファレンス補正電圧範囲内に入るときにこれを
検出してトリガパルスを発生する入力比較回路 ５− ９′とから成っている。更に第６図に示すトリガ発生回
路２は、リファレンス補正電圧設定回路１４及びリファ
レンス電圧設定回路１５を内蔵するリファレンス電圧設
定記憶回路１２と、マルチプレクサ回路１３と、比較器
１６及び検出回路１７を内蔵する入力比較回路９′とか
ら成っている。
次にトリガ発生回路２の作用について第６図。
第７図、第８図、第９図をもとに説明する。入力比較回
路９′は常にマルチプレクサ回路１３を介して出力され
るり７アレンス補正電圧とアナログ入力信号とを上下限
比較器１６で比較し、その結果をこれに接続されている
検出回路１７に伝達する。そして検出回路１７は、制御
回路３よシ入力されるストローブパルスのタイミングで
、アナログ入力信号が上下限のリファレンス補正電圧範
囲内に存在するかどうかを検出する。又検出した結果、
アナログ入力信号がリファレンス補正電圧範囲内に存在
すれば制御回路３は、マルチプレクサ１３を切換えて、
入力比 ６− 較回路９′へ次のリファレンス補正電圧を出力するよう
に制御する。以下同様の動作を繰シ返し第７図に示すよ
うにアナログ入力信号が、連続してｎ回（この図では５
回）まで複数棟類の上下限リファレンス補正電圧範囲内
に存在することにより、トリガパルスを発生する。この
トリガパルスの発生は第８図で示されるようになる。
路９′は常にマルチプレクサ回路１３を介して出力され
るり７アレンス補正電圧とアナログ入力信号とを上下限
比較器１６で比較し、その結果をこれに接続されている
検出回路１７に伝達する。そして検出回路１７は、制御
回路３よシ入力されるストローブパルスのタイミングで
、アナログ入力信号が上下限のリファレンス補正電圧範
囲内に存在するかどうかを検出する。又検出した結果、
アナログ入力信号がリファレンス補正電圧範囲内に存在
すれば制御回路３は、マルチプレクサ１３を切換えて、
入力比 ６− 較回路９′へ次のリファレンス補正電圧を出力するよう
に制御する。以下同様の動作を繰シ返し第７図に示すよ
うにアナログ入力信号が、連続してｎ回（この図では５
回）まで複数棟類の上下限リファレンス補正電圧範囲内
に存在することにより、トリガパルスを発生する。この
トリガパルスの発生は第８図で示されるようになる。
尚第７図より明らかなように、入力比較回路９′内の上
限、下限の両比較器１６への入力は、次式の様にハード
的に作る。
限、下限の両比較器１６への入力は、次式の様にハード
的に作る。
１）上限入力比較器への入力電圧
２）下限入力比較器への入力電圧
（ここでＣＨ，ＣＬは、任意に設定可能な補正用の定数
である。） 上式で作り出したレベルＶｕｎａ 、 ＶＲｎＬは、順
次入力比較器１６へ入力されるリファレンス補正電圧で
ある。ＣＭ、ＣＬは入力信号内に合成される直流分のド
リフト等を考慮に入れたもので任意に設定可能となって
いる。次に第４図に示される様なアナログ入力信号が入
力された場合でも、不必要なトリガパルスが発生しない
ことを第９図をもとに説明する。アナログ入力信号レベ
ルが変化した１１の時点では、あらかじめ設定されたリ
ファレンス補正電圧範囲内にアナログ入力信号が存在す
るので、制御回路３はマルチプレクサ１３を切換えて入
力比較回路９′へ次のリファレンス補正電圧を入力する
。そしてｔ２の時点で再びアナログ入力信号のレベルを
比較する。
である。） 上式で作り出したレベルＶｕｎａ 、 ＶＲｎＬは、順
次入力比較器１６へ入力されるリファレンス補正電圧で
ある。ＣＭ、ＣＬは入力信号内に合成される直流分のド
リフト等を考慮に入れたもので任意に設定可能となって
いる。次に第４図に示される様なアナログ入力信号が入
力された場合でも、不必要なトリガパルスが発生しない
ことを第９図をもとに説明する。アナログ入力信号レベ
ルが変化した１１の時点では、あらかじめ設定されたリ
ファレンス補正電圧範囲内にアナログ入力信号が存在す
るので、制御回路３はマルチプレクサ１３を切換えて入
力比較回路９′へ次のリファレンス補正電圧を入力する
。そしてｔ２の時点で再びアナログ入力信号のレベルを
比較する。
しかしながらｔ２の時点では、アナログ入力信号はリフ
ァレンス補正電圧範囲内に存在しないため、制御回路３
は以降のリファレンス補正電圧を入力比較回路へ入力す
るのを中止しｂ ’ｌの時点で入力したリファレンス補
正電圧をマルチプレクサ１３を切換えて再びｔｓより比
較器１６へ入力する。つまり、リファレンス補正電圧に
入力信号が相当しないとトリガーパルスは発生しない。
ァレンス補正電圧範囲内に存在しないため、制御回路３
は以降のリファレンス補正電圧を入力比較回路へ入力す
るのを中止しｂ ’ｌの時点で入力したリファレンス補
正電圧をマルチプレクサ１３を切換えて再びｔｓより比
較器１６へ入力する。つまり、リファレンス補正電圧に
入力信号が相当しないとトリガーパルスは発生しない。
同リファレンス設定電圧回路に記憶するレベル数は、５
レベルとしたが、アナログ入力信号に応じて任意に決め
ることができるものである。ちなみに適用例として、本
発明を用いたトランジスタのｔ、ｆ（ホールタイム）測
定装置について説明する。従来の１１測定装置は、指定
の測定回路にて、供試トランジスタをオーバドライブ状
態からカットオフ状態にし、その時のコレクタ電流波形
の時間測定及び波形の良否を判断するものであるが、供
試トランジスタの品種のちがいによるｔｓｔｇ （蓄積
時間）の時間的変化が影響して、真のｔｆ波形が装置の
入力データ記憶エリアへ確実に格納出来なかった。伺本
方式・を同装置のトリガ発生回路に採用する事により、
装置の記憶容量を削減出来しかも高分解能で測定ｔｆ波
形処理が可能となった。又測定回路より発生するノイズ
等による誤測定もいちじるしく減少する等の効果があっ
た。
レベルとしたが、アナログ入力信号に応じて任意に決め
ることができるものである。ちなみに適用例として、本
発明を用いたトランジスタのｔ、ｆ（ホールタイム）測
定装置について説明する。従来の１１測定装置は、指定
の測定回路にて、供試トランジスタをオーバドライブ状
態からカットオフ状態にし、その時のコレクタ電流波形
の時間測定及び波形の良否を判断するものであるが、供
試トランジスタの品種のちがいによるｔｓｔｇ （蓄積
時間）の時間的変化が影響して、真のｔｆ波形が装置の
入力データ記憶エリアへ確実に格納出来なかった。伺本
方式・を同装置のトリガ発生回路に採用する事により、
装置の記憶容量を削減出来しかも高分解能で測定ｔｆ波
形処理が可能となった。又測定回路より発生するノイズ
等による誤測定もいちじるしく減少する等の効果があっ
た。
［発明の効果］
本発明の波形認識記憶装置を使用すると、どのようなタ
イミングで発生するか推測が困難な現象、即ちアナログ
入力信号を容易に本装置の ９− 入力データ記憶エリアに格納が出来、解析することが可
能となる。更にアナログ入力信号内に含まれるノイズ等
によるトリガ発生への影響を軽減できる。そして処理対
象とすべき波形信号を効率よく本装置の入力データ記憶
エリアに格納できるために記憶容量を減少できるなどの
効果を奏する。
イミングで発生するか推測が困難な現象、即ちアナログ
入力信号を容易に本装置の ９− 入力データ記憶エリアに格納が出来、解析することが可
能となる。更にアナログ入力信号内に含まれるノイズ等
によるトリガ発生への影響を軽減できる。そして処理対
象とすべき波形信号を効率よく本装置の入力データ記憶
エリアに格納できるために記憶容量を減少できるなどの
効果を奏する。
第１図は従来の波形認識記憶装置のブロックダイアグラ
ム、第２図は従来のトリガ発生回路のブロックダイアグ
ラム、第３図は従来の波形認識記憶装置のトリガパルス
発生タイミングを示すタイムチャート、第４図は従来の
波形認識記憶装置に於けるアナログ入力信号の電圧変動
によるトリガパルス発生タイミングを示すタイムチャー
ト、第５図は本発明のトリガ発生回路のブロックダイア
グラム、第６図は本発明のトリガ発生回路の詳細なブロ
ックダイアグラム、第７図は本発明に於る入力波形信号
に対応したリファレンス補正電圧を示すタイムチャート
、−１〇 − 第８図は本発明に於る設定されたリファレンス補正電圧
内に入力波形が入いることによりトリガパルスが発生す
る状態を示すタイムチャート、第９図は本発明に於る入
力信号のノイズ等による電圧変動にもトリガパルスが発
生しない状態を示すタイムチャートである。 １・・・・・・・・・・・・入力増幅部２・・・・・・
・・・・・・トリガ発生回路３・・・・・・・・・・・
・制御回路 ４・・・・・・・・・・・・クロック発生回路５・・・
・・・・・・・・・Ａ／Ｄ変換部６・・・・・・・・・
・・・入力データ記憶回路７・・・・・・・・・・・・
Ｄ／Ａ変換部８・・・・・・・・・・・・リファレンス
電圧設定回路９・・・・・・・・・・・・従来の波形認
識記憶装置で用いられる入力比較回路 ９′・・・・・・・・・・・・本発明の波形認識記憶装
置で用いられる入力比較回路 １０・・・・・・・・・・・・スロープセレクト回路１
１・・・・・・・・・・・・遅延回路１２・・・・・・
・・・・・・リファレンス電圧設定記憶回路１３・・・
・・・・・・・・・マルチプレクサ回路１４・・・・・
・・・・・・・リファレンス補正電圧設定回路１６・・
・・・・・・・・・・比較器 １７・・・・・・・・・・・・検出回路ＶＲＩＨ〜ｖＲ
５Ｈ・・・・曲・・・・リファレンス補正電圧（上限） ＶＲＩＬ〜ＶＲ５Ｌ・・・・・・・・・・・・リファレ
ンス補正電圧（下限） ＶＲＩ〜ＶＲ５・・・・四囲アナログ入力信号電圧Ｔｓ
’・・・・・・・・・・・・サンプリング周期’１
ｓ ｔｌ ｓ ”＊ ・・・・・・・・・・・・時間
第 ３ 目 筆４ 目 第 ６ 図 Ｌ Ｊ第り
目
ム、第２図は従来のトリガ発生回路のブロックダイアグ
ラム、第３図は従来の波形認識記憶装置のトリガパルス
発生タイミングを示すタイムチャート、第４図は従来の
波形認識記憶装置に於けるアナログ入力信号の電圧変動
によるトリガパルス発生タイミングを示すタイムチャー
ト、第５図は本発明のトリガ発生回路のブロックダイア
グラム、第６図は本発明のトリガ発生回路の詳細なブロ
ックダイアグラム、第７図は本発明に於る入力波形信号
に対応したリファレンス補正電圧を示すタイムチャート
、−１〇 − 第８図は本発明に於る設定されたリファレンス補正電圧
内に入力波形が入いることによりトリガパルスが発生す
る状態を示すタイムチャート、第９図は本発明に於る入
力信号のノイズ等による電圧変動にもトリガパルスが発
生しない状態を示すタイムチャートである。 １・・・・・・・・・・・・入力増幅部２・・・・・・
・・・・・・トリガ発生回路３・・・・・・・・・・・
・制御回路 ４・・・・・・・・・・・・クロック発生回路５・・・
・・・・・・・・・Ａ／Ｄ変換部６・・・・・・・・・
・・・入力データ記憶回路７・・・・・・・・・・・・
Ｄ／Ａ変換部８・・・・・・・・・・・・リファレンス
電圧設定回路９・・・・・・・・・・・・従来の波形認
識記憶装置で用いられる入力比較回路 ９′・・・・・・・・・・・・本発明の波形認識記憶装
置で用いられる入力比較回路 １０・・・・・・・・・・・・スロープセレクト回路１
１・・・・・・・・・・・・遅延回路１２・・・・・・
・・・・・・リファレンス電圧設定記憶回路１３・・・
・・・・・・・・・マルチプレクサ回路１４・・・・・
・・・・・・・リファレンス補正電圧設定回路１６・・
・・・・・・・・・・比較器 １７・・・・・・・・・・・・検出回路ＶＲＩＨ〜ｖＲ
５Ｈ・・・・曲・・・・リファレンス補正電圧（上限） ＶＲＩＬ〜ＶＲ５Ｌ・・・・・・・・・・・・リファレ
ンス補正電圧（下限） ＶＲＩ〜ＶＲ５・・・・四囲アナログ入力信号電圧Ｔｓ
’・・・・・・・・・・・・サンプリング周期’１
ｓ ｔｌ ｓ ”＊ ・・・・・・・・・・・・時間
第 ３ 目 筆４ 目 第 ６ 図 Ｌ Ｊ第り
目
Claims (1)
- 設定された上限及び下限のリファレンス補正電圧とアナ
ログ入力信号とを比較すると共に上下限範囲内に該アナ
ログ入力信号が入ったときにトリガパルスを発生するト
リガ発生回路と、゛該アナログ入力信号をディジタル信
号に変換するＡ／Ｄ変換部と、前記トリガパルスに基づ
いて該Ａ／Ｄ変換されたディジタル信号を選択的に順次
書き込んでいく入力データ記憶回路とから成る波形認識
記憶装置に於て、前記トリガ発生回路は、上下限の前記
リファレンス補正電圧を複数種類設定できるリファレン
ス電圧設定記憶回路と、複数種類の前記リファレンス補
正電圧を遂次出力するマルチプレクサと、該マルチプレ
クサからの前記リファレンス補正電圧と前記アナログ入
力信号とを比較して前記アナログ入力信号が上下限の前
記リファレンス補正電圧範囲内に入るときにこれを検出
して前記トリガパルスを発生する入力比較回路とから成
ることを特徴とする波形認識記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13365382A JPS5924262A (ja) | 1982-08-02 | 1982-08-02 | 波形認識記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13365382A JPS5924262A (ja) | 1982-08-02 | 1982-08-02 | 波形認識記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5924262A true JPS5924262A (ja) | 1984-02-07 |
Family
ID=15109803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13365382A Pending JPS5924262A (ja) | 1982-08-02 | 1982-08-02 | 波形認識記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924262A (ja) |
-
1982
- 1982-08-02 JP JP13365382A patent/JPS5924262A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399512A (en) | Waveform searching system | |
| CA1226688A (en) | Digital acquisition system including a high-speed sampling gate | |
| JP2001289892A (ja) | ジッタ測定装置及びその方法 | |
| US6242900B1 (en) | System for measuring partial discharge using digital peak detection | |
| JP4895161B2 (ja) | ピーク検出回路および放射線測定装置 | |
| JPH056151B2 (ja) | ||
| US3312894A (en) | System for measuring a characteristic of an electrical pulse | |
| JPS5924262A (ja) | 波形認識記憶装置 | |
| US4823077A (en) | Channel-gain-vernier-tracking trigger hysteresis for an oscilloscope | |
| KR100299247B1 (ko) | 펄스신호분석장치 | |
| SU1005297A1 (ru) | Устройство дл измерени и контрол параметров аналого-цифровых преобразователей | |
| JPH07128372A (ja) | 信号測定方法 | |
| SU1008753A1 (ru) | Устройство дл определени логарифма отношени сигналов | |
| JPS6142817B2 (ja) | ||
| JP2837451B2 (ja) | 電子ビームテスタの測定タイミング生成装置 | |
| JP3238867B2 (ja) | 電池電圧測定方法および装置 | |
| SU905776A1 (ru) | Ультразвуковой дефектоскоп | |
| SU1478130A1 (ru) | Устройство подавлени нестабильностей стробоскопического регистратора | |
| SU1711234A2 (ru) | Измеритель параметров аналогового запоминающего устройства | |
| JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
| JPS63138281A (ja) | しきい値測定装置 | |
| JPH05157770A (ja) | ロジックアナライザ | |
| GB2269066A (en) | A phase shift sample-and-hold circuit for determining the mean amplitude of periodic pulses | |
| JPS6176963A (ja) | 電子ビ−ムによる電圧測定装置 | |
| JPS6073378A (ja) | 半導体素子の機能試験方式 |