JPS59231932A - 遅延等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発Ｆ３Ａはトランスバーサルフィルタ理論による遅
延等化器に関するものである。

第１図は従来のものの回路である。図において、Ｉｌｌ
　Ｈ入力端子、＋２１　、０２１ｆｆ分配器、＋５＋　
ｕ　極性反転ｅ、、（６ｔ　、’　［７１、＋１の、ｔ
＋ｙｕ合成器、（９）は出方端子、＋３１　、　［４１
。

ｏ３１．０４）’Ｕ遅延線、（８１、（１８−１）　、
　（１Ｂ−２）　ｕ　極性反転を含み、同じ係数を持ち
、連動する係数荷重回路、（１句は固定減衰器、＠は遅
延部、＠は振幅補正部を示す。

次に第１図の動作について説明する。遅延部。υの遅延
線ｆａｔ　、　ｆｉｔ　ｕそれぞれ信号を遅延量Ｔ　、
　２’［’だけ遅らせる。また振幅補正部（イ）の遅延
線◇３１　、　Ｑ４）はそれぞれ遅延部■υの遅延量の
２倍の遅延＠２Ｔ。

４Ｔだけ信号を遅らせるように設定する。

係数荷重回＠１８１　＃　（］Ｊ３１）　、　（ｌＢ−
２’）および同定減衰器σ旬以外は信号の減衰がなく、
遅延線以外は時間遅れがないとする。係数荷重回路（８
）の係数−ｑｔ、係数荷車回路（１Ｂ−１）　、　（１
Ｂ−２）と固定減衰器（１５）の合成回路の係数’（ｚ
ｋとすると、遅延部１２１）と振幅補正部（４）な縦続
接続であるので、総合の振１隅特性ＧＣ（ω）にそれぞ
れの振幅特性（ＧＢ（ω）：遅延部、ＧＡ（ω）：振幅
補正部）の加算となり下式で表わせる。

ＧＣ（ω）＝ＧＢ（ω）＋ＧＡ（ω）（１）−２０かｇ
　（１＋２ｋ　ＣｏＳ　２ω丁）ｃｏｅ、２ωＴ＋（４
１（２（１＋２ｔＱ）−８に７２）ｃｏｅ”　２ω丁・
−８に２１２　ｃｏｓ３２ω’ｒ　〕ｔａ＋ここで、係
数荷重回路ｊ８）　、　（１Ｂ−１’）　、　（１８−
２）は連動で係数を金持ち、固定減衰器＋１５１１−ｊ
減衰量６ｄＢ　、すなわち係数０．５を持つとすると、 〃 に＝０．５　×、１−ｘｔ＝　。

となる。これヲ（３）式に代入すると、Ｇｃ　（ω）　
＝　２０＃ｇ”−（−’（−’１Ｌ−ｉ’Ｂ　）＋４Ａ
２　ｃｏｓ　２ＧＪＴ＋（２７６−３Ａ’）ｃｏｓ”２
ωＴ−２ｔ６ｃｏｓ３２ωＴ：）　　ｆ４１となる。こ
のときの遅延特性τＣ（ω）！／ｉ遅延部ｅ刀の遅延特
性τＢ（ω）と振幅補正部（イ）の遅延特性τＡ（ω）
の加算となるが、振幅補正部（イ）は遅延特性がないの
で総合の遅延特性τＣ（ω）なτＢ（ω）と斗しくなる
。

１ｇ２図ばｔ＞ｏの場合の変化を示しているが、ｔ＜ｏ
ｖｃなるとτＢ（ω）は符号が反転し、遅延−の進み、
遅れが基準値に対して反対となる。しかしｔ＜ｏとなっ
てもｔの絶対値が等しいなら同じ値となる。すなわちｔ
が＋側から一側まで変化すると第３図に示すように遅延
は矢印のように反転して変化するが、振幅は第２図（ａ
）の特性をくり返すだけである。

また、別の従来回路として第４図のような構成のものが
ある。第４図では固定の等信器に）をリレー■、に）で
連動切替することにエリ固定の遅延特性とフラット特性
とに切替えるようになっている。

電気長を変えずに、また信号を断とすることなしに遅延
特性がある特性を持つ状態とフラットな状態とに切替え
たいという要求がある場合、第４図に示す構成では信号
がリレーの切替時に断になり、また径路の電気長が変化
するため、この要求金満ｆことができない。

寸だ、第１図の従来回路で係数荷重回路でフラット状態
と遅延特性を持つ状態とを切替えること灯可能であるが
、係数荷車回路の係数全変化したとき、″電気長や周波
数特性が少し変化することなどＶＣ工り理論曲線エリ特
性が劣下する。さらに係数荷重回路は挿入損失が大きく
、リターンロスの変化もあるので増幅器等全必要とし高
価となる。

これらの欠点を除去し、フラット状態とある特性とを持
つ状態とを切替による断なしに、かつ電気長の変化なし
に簡単な回路で安価に切替えるようにしたものが本発明
の回路である。

以下、第５図に示すこの発明の実施例にもとづき説明す
る。図において第１図と同一符号のものは同−又げ相当
品を示す。第１図の構成と異なる点は、遅延部Ｉ２］）
の係数荷重回＠（８）が、係数Ｏ（損失無限）と係数一
定（ただし同相、逆相）の３点切替可能な係数回路（財
）となっている点、および振幅補正部＠は入力′ｆまず
分配器（財）で分配し、主信号系は遅延線θ３）を経て
合成器（１ηへ、副信号はリレー（２）を通し、片側は
終端器（至）、他の片側は従来の分配器＠Ｑ２１に接続
し、かつ係数荷重回路（１Ｂ−１）　、　（１Ｂ−２）
ハ削除し、固定減衰器＋＋５）の出力をリレー（イ）７
通して合成器０７１に接続すると共に、リレー（イ）の
反対側接点は終端器＠に接続した構成となっている点で
ある。そして連動スイッチ＠ば３接点で、係数回路（ハ
）に対しては状態ａで同相、状態すでＯＦＦ、状態Ｃで
逆相の係数を与え、リレー（イ）、＠ニ対しては位置ａ
、ｃで分配器＠２合成器０ηと接続され。

位置すで終端器（ホ）、＠と接続される構成となってい
る。

次に動作について説明する。係数回路−および固定減衰
器（１５１で任意に決めた固定の遅延特性を持つよう連
動スイッチ（イ）が位置ａの状態で調整されていると、
連動スイッチ翰が位置ａでは第６図（１）に示すような
特性を持ち、連動スイッチ翰が位置すでｉ’ｔ　（ｉｉ
＞の特性を持ち、連動スイッチに）が位置Ｃでは、（１
）の逆特性である（ｉｉｉ）の特性を持つ。

特性（１）と（ｕｌ）が逆特性を持つことは従来回路の
理論エリ明らかであり、また特性（１１）がフラットと
なるのも濡場が主信号系しか通らないことより明らかで
ある。なお、信号は主信号系が接続されたままの状態で
切替わるので第４図におけるような信号断は起らない。

また、電気長も主信号系で決まるものであるから変化し
ない。

なお、本装置ではリレー（ハ）、（イ）を使用したが、
同じ機能を有するものであればトランジスタのスイッチ
回路等でもよい。−１！た、本装置ではリレー（ハ）、
＠全２個使っているが、リレーのアイソレーションがよ
ければリレーの何れか一方４１略することができる。ま
た、リレーの位置は遅延、振幅補正部のすべてを同時に
断にできるのであれば、その挿入個所はどの位置（例え
ば分配器（１２１の後）でもよい。

なお、係数回路＠燻極性反転を含むものとして２重平衛
ミキサ等が考えられるが、用途にエリ、例えば逆特性（
１１１）が不要の場合、極性反転を含）　　　　まない
構成のものも考えられ、リレー等を用いる′　　　　こ
とができる。

第５図でに遅延部■υと振幅補正部（イ）がそれぞれ１
段であったが、それぞれを２段またはｎ段にすることも
可能であるｒ）１’ｊζ、ｎ段の遅延部と１段の振幅補
正部の構成も可能である。何れの場合も遅延部■］）は
係数回＠＠全、振幅補正部＠ケリレー（４）、＠をスイ
ッチ翰で制御すわばよい。

また、第５図の本装置の固定遅延等化器２段（６）。

（財）と第１図の可変遅延等化器１段（９）を縦続接続
した第７図の実施例では固定遅延等化器のＯＮ／○ＦＦ
と可変遅延等化器により第１図の構成だけの場合の３倍
の可変範囲が、可変等化型金３つ縦続接続した場合より
安価にそして特性のよいものが得られる。

以上のように、この発明にＬねば、主信号系を接続した
まま副信号系全切替え特性変化ケ与えるようにしている
ので、フラット状態とある特性を持つ等化の状態の切替
が切替による信号の断なく、また、電気長の変化なしに
簡単に行えるという効果をもつ。

また、第７図のように可変遅延等化器との組合せＶｃＬ
り安価に特性の良い可変範囲の広い可変遅延等化器が構
成できる。

【図面の簡単な説明】

第１図は従来ｕａｌ路の例、第２図は従来１！２回路の
振幅・遅延特性、第３図はその極性反転を富む遅延特性
である。第４図は固定等化器の一例である。 第５図はこの発明の一実施例、第６図はその振幅遅延特
性である。第７図は他の実施例である。 図において、（１）・・・入力端子、（２）・・・分配
器、（３）・・・遅延線、（４）・・・遅延線、（５）
・・・極性反転器、＋６１・・・合成器、（７）・・・
合成器、（８）・・・係数荷重回路、（９）・・・出力
端子、（１２）・・・分配器、０（支）・・・遅延線、
（１４）・・・遅延線、（１ト・・固定減衰器、（国・
・・合成器、　＋１７１・・・合成器、（１８）・・・
係数荷重回路、（財）・・・遅延部、（４）・・・振幅
補正部、（イ）・・・係数回路、＠・・・分配器、に）
・・・リレー、（至）・・・終端器、勿・・・リレー、
（ハ）・・・終端器、（４）・・・連動スイッチ、６１
）・・・入力端子、（至）・・・出力端子、峙・・・リ
レー、■・・・固定等化器、（至）・・・リレー、（ロ
）・・・可変遅延等化器、■・・・固定遅延等化器、■
・・・固定遅延等化器。 図中、同一符号は同一または相当部分を示す。 代理人　大岩増雄 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 遅延特性の補正をうけもつ遅延部と、振幅特性の補正音
   うけもつ振幅補正部を縦続接続したトランスパーサル縦
   続型遅延等化器において、遅延部は、入力信号を主信号
   と副信号とに分ける分配器と、この副信号の処理の過程
   における係数付与を「同相」「断」「逆相」の切替によ
   って行う係数回路と、前記主信号を処理した信号と前記
   副信号を処理した信号を合成する合成器とより構成され
   、また、振幅補正部は、入力信号全主信号と副信号とに
   分ける分配器と、前記副信号が出力される分配器出力を
   前記遅延部の係数回路と同期して切替え前記係数回路が
   「断」のときに終端器へ接続し、「同期」又は「逆相」
   のとき副信号全処理する回路へ接続する入力切替回路と
   、この入力切替回路に開明して切替接続し、前記副信号
   を処理する回路への接続が行われている時のシ、前記処
   理回路からの副信号を抽出して前記主信号の処理された
   ものと合成する切替回路及び合成器とより構成されるこ
   とを特徴とする遅延等化器。