JPS5923134B2 - 半導体スイツチ - Google Patents

Description

【発明の詳細な説明】 本発明はサイリスク等を用いた交換機通話路等における
半導体スイッチに関し、特にオフ電圧上昇率耐量（以下
ｄｖ／ｄｔ耐量と略記する。

）を改善した半導体スイッチに関するものである。

従来のｄｖ ／ ｄｔ特性を改善した半導体スイッチ回
路を第１図に示す。

第１図において１ａｔ １ｂは主スィッチの入出力端子
、２は制御信号入力端子、３は変位電流を可変インピー
ダンス回路４に供給するためのコンデンサ、５はｐｎｐ
ｎ構造を有するサイリスクの如く構成されている。

第１図において、主スイツチ端子１ａに急激な電位変動
があった場合、過渡電流がコンデンサ３を通り、可変イ
ンピーダンス回路４を駆動し、サイリスタ５のゲート−
カソード間を低電圧にクランプし、誤動作を防止できる
が、主スイツチ端子１ａに比較的遅い電位変動があった
場合には、コンデンサ３が極めて大きくない限り可変イ
ンピーダンス回路４を駆動できない欠点があり、このた
め集積化が困難である欠点があった。

本発明は、交換機通話路等に用いる半導体スイッチ駆動
回路中に、これと無関係に動作する可変インピーダンス
回路を付加した回路に於て、アクティブ素子を用いた回
路構成による過渡電流検出回路を更に付加すると共にこ
の過渡電流検出回路の入出力端を耐圧及び動作とも双方
向化することによりｄｖ／ｄｔによる誤動作を確実に防
止すると共に集積回路化が可能な半導体スイッチを得た
ことを特徴とするものであり、以下実施例に従い詳細に
説明する。

第２図は本発明の実施例であって、６ａは第１主端子、
６ｂは第２主端子、７，８は駆動端子、９はサイリスタ
である。

１０はトランジスタ、１１は抵抗であって、前記サイリ
スタ９のゲート−カソード間に接続されて可変インピー
ダンス回路を構成している。

又１２はダイオードで前記可変インピーダンス回路のト
ランジスタ１０のベース−エミッタ間に接続されている
。

更に前記サイリスタ９のゲートはダイオード１３を介し
てトランジスタ１４からなる駆動回路に接続されている
。

１５．１６，１７，１８はダイオード１９はトランジス
タであり、これらで過渡電流検出回路を構成している。

即ち、この過渡電流検出回路は、カソード相互を直列接
続したダイオード１５と１６によりカソード相互接続点
２０を、アノード相互を直列接続したダイオード１７と
１８によりアノード相互接続点２１を得、更にこれらの
直列接続されたダイオード１５，１６と１７，１８を並
列に接続し、接続点２２，２３を得、そして前記カソー
ド相互接続点２０に、エミッターベース間に抵抗２４を
接続したトランジスタ１９のコレクタを接続し、そのエ
ミッタをアノード相互接続点２１に接続して成る。

そして前記接続点２２゜２３はこの過渡電流検出回路の
入出力端を成し、一方が前記第１主端子６ａへ、他方が
前記可変インピーダンス回路のトランジスタ１１０ベー
スに接続されて本発明半導体スイッチを成している。

さて本発明の過渡電流検出回路を有する半導体スイッチ
の動作を説明すると、第１主端子６ａと第２主端子６ｂ
間に電源を接続し、駆動端子７，８からトランジスタ１
４を順バイアスすると、ダイオード１３を通してサイリ
スタ９のゲートを駆動し、サイリスタ９を導通させる訳
であるが、このサイリスタ９が動作状態にない時に、第
１主端子６ａに正又は第２主端子６ｂに負の急激な電位
変動があった場合、過渡電流は６ａ→１５→１９→１８
のルートで流れ、トランジスタ１０を駆動し、６ｂに至
る。

この時過渡電流ｉは、トランジスタ１９のコレクターエ
ミッタ間の接合容量Ｃｊによｖ って１−Ｃｊ記なる電流となり・ 汁がトランジスタ１
９にとってはベース−エミッタ間を流れる電流と等価で
あるためトランジスタ１９の電流増幅率をβとすれば、
コレクタにはβ・ｉなる増幅された電流が流れることに
なり、より大きな電流を得る。

その結果サイリスタ９のゲート−カソード間を、トラン
ジスタ１０のコレクターエミッタ間電圧にクランプし、
サイリスタ９の誤動作を防止する。

第３図は本発明のもう１つの実施例であって、第２図に
示した部分と同一部分は同一符号を附すことにより説明
を割愛する。

９ａはサイリスタであって、サイリスタ９と逆極性で第
１主端子６ａと第２主端子６ｂ間に接続されている。

１０ａはトランジスタ、１１ａは抵抗であって、前記サ
イリスタ９ａのゲート−カソード間に接続されてもう１
つの可変インピーダンス回路を構成している。

又ダイオード１２ａは前記可変インピーダンス回路を成
すトランジスタ１０ａのベース−エミッタ間に接続され
ている。

更に前記サイリスタ９ａのゲートはダイオード１３ａを
介し、トランジスタ１４から成る駆動回路に接続されて
いる。

この発明例で注意しなげればならないのは過渡電流検出
回路の一方の入出力端２２が、第２図と異りもう１つの
可変インピーダンス回路を成すトランジスタ１０ａのベ
ースに接続されていることである。

さて本発明の過渡電流検出回路を有する半導体スイッチ
の動作を説明すると、第１主端子６ａと第２主端子６ｂ
間に電源を接続し１．駆動端子７゜８からトランジスタ
１４を順バイアスすると、ダイオード１３又は１３ａを
通してサイリスタ９、又は９ａのゲートを１駆動し、サ
イリスタ９又は９ａを導通させる訳であるが、サイリス
タ９又は９ａが動作状態にない時に第１主端子６ａに正
の又は第２主端子６ｂに負の急激な電位変動があった場
合、過渡電流ば６ａ→１２ａ（これが付加されていない
場合は１０ａのエミッターベース間）→１５→１９→１
８のルートで流れ、トランジスタ１０を１駆動し、第２
主端子６ｂに至る。

又第１主端子６ａに負の或は第２主端子６ｂに正の急激
な電位変動があった場合、過渡電流は６ｂ→１２（これ
がない場合は１０のエミッターベース間）→１６→１９
→１７のルートで流れトランジスタ１０ａを駆動し、第
１主端子６ａに至る。

この時、いずれの場合も過渡電流はトランジスタ１９に
よって増幅され、より大きな電流を得る。

その結果サイリスタ９又は９ａのゲート−カソード間を
トランジスタ１０又は１０ａのコレクターエミッタ間電
圧にクランプし、サイリスタ９゜９ａいずれの誤動作も
防止し得る。

以上説明した様に、第１及び第２の本発明半導体スイッ
チ共、サイリスタ９或は９ａに対して急激な電位変動が
生じた場合でも又その変化があまり速くない場合でも過
渡電流検出回路が可変インピーダンス回路を確実に作動
させｄｖ ／ ｄｔによる誤動作を防止することができ
る。

又、本発明の半導体スイッチに於ける過渡電流検出回路
は入出力端が同一構成である為双方向動作が実現できる
ことから、２個のサイリスタを相互に逆極性で接続して
成る双方向半導体スイッチに於ては、単方向半導体スイ
ッチと同様に１つの過渡電流回路が共用でき、部品点数
の低減と共にこの種スイッチを複数個用いてアレイを構
成する場合、高集積化が実現できる。

更に定常状態における第１主端子と第２主端子間の容量
はダイオードブリッジを用いることで過渡電流検出回路
のトランジスタの容量は見えず且つこれらのダイオード
容量を極めて小さくすることができる。

【図面の簡単な説明】

第１図は従来のｄｖ／ｄｔ特性を改善した半導体スイッ
チ回路図例、第２図は本発明の一実施例の； 回路図、
第３図、は本発明の第２の実施例の回路図である。 ６ａ・・・・・・第１主端子、６ｂ・・・・・・第２主
端子、７゜８・・・・・・制御端子、９，９ａ・・・・
・・サイリスタ、１０゜１０ａ、１４．１９・・・・・
・トランジスタ、１１゜１１ａ、２４・・・・・・抵抗
、１２，１２ａ、１３゜１３ａ、１５，１６．１７，１
８・・・・・・ダイオード、２０・・・・・・カンード
相互接続点、２１・・・・・・アノード相互接続点、２
２，２３・・・・・・入出力端子。

Claims (1)

【特許請求の範囲】
1. １ 第１主端子と第２主端子間にＰＮＰＮ構造の１対の
   サイリスタを逆極性で並列接続し、前記第１主端子と一
   方のサイリスクのゲート間及び前記第２主端子と他方の
   サイリスタのゲート間に、エミッターコレクタ間に抵抗
   を接続したトランジスタから成る可変インピーダンス回
   路を前記各サイリスタの順バイアスされるＰＮ接合が短
   絡されるように各々接続して成る半導体スイッチに於て
   、カソード相互を直列接続した第１及び第２のダイオー
   ドとアノード相互を直列接続した第３及び第４のダイオ
   ードとを並列に接続して入出力端を構成し、前記カソー
   ド相互接続点に、エミッタとベース間に抵抗を接続した
   トランジスタのコレクタを接続し、前記アノード相互接
   続点に、このトランジスタのエミッタを接続した過渡電
   流検出回路を含み、該過渡電流検出回路の前記入出力端
   を前記一対の可変インピーダンス回路を成すトランジス
   タのベース間に接続した事を特徴とする半導体スイッチ
   。