JPS5922986B2 - 演算増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は、増幅器の応答速度による波形の非対称を生ぜ
ず、高速応答が可能な演算増幅器に関するものである。

第１図に従来使用されている演算増幅器の構成を示す。

図で、入力端子Ｔ１に印加される入力信号は、抵抗１及
び２と増幅器３により、バッファリングされ、増幅器３
の出力端子Ｔ２をその入力端子とする、抵抗４及び５と
増幅器６で構成される反転増幅器により、増幅器３の出
力端子Ｔ２と逆相の出力信号を、出力端子Ｔ３に得るよ
うな構成になっている。

この際、信号源インピーダンスが充分低いと、抵抗１及
び２ど増幅器３で構成される増幅器部を使用せず、増幅
器６の入力端子となるＴ２に直接、入力信号を印加する
ことも可能である。

この従来の構成のものでは、増幅器３の出力端子Ｔ２の
信号波形に対する、増幅器６の出力端子Ｔ３の信号波形
には、増幅器６の応答による遅れが生ずるので、増幅器
３の出力端子Ｔ２と増幅器６の出力端子Ｔ３の信号波形
の対称性が崩れるという難点を有している。

この難点を解決するために、考えられたのが、第２図に
示す構成の演算増幅器である。

ここでは、増幅器９と増幅器１０を、それぞれ反転増幅
器と非反転増幅器として使用し、出力端子Ｔ、及びＴ６
に対称な信号波形を得るように構成されている。

しかし、この構成のものでは、非反転増幅器として高速
動作が可能なものが、一般に得難いために増幅器１０の
応答速度で、高速動作の制限を受ける。

又、非反転増幅器では、その内部の入力段で、大地電位
に対して、信号を振らせるので、その動作の高速化に際
しては各種の問題が生ずる。

本発明は、以上の従来用いられている演算増幅器の諸難
点を解決し、増幅器の応答速度による信号波形の非対称
を生じない演算増幅器を提供するものである。

以下、本発明に係る演算増幅器を、その実施例に基づき
詳細に説明する。

第３図に、本発明に係る演算増幅器の実施例の構成を示
す。

図で、Ｔ７は信号の入力端子、１３は第１の入力結合抵
抗、１５は第１の帰還抵抗、１４は第１の増幅器、Ｔ８
は第１の増幅器１４の反転入力端子、Ｔ９は第１の増幅
器１４の出力端子、１６は第２の入力結合抵抗、１８は
第２の帰還抵抗、１７は第２の増幅器、Ｔｌｏは第２の
増幅器１７の反転入力端子、Ｔ’ｔｔは第２の増幅器１
７の出力端子である。

第１の増幅器１４の非反転入力端子は接地され、第２の
増幅器１７の非反転入力端子は、第１の増幅器１４の反
転入力端子Ｔ８に接地されている。

さて、図で端子Ｔ８の電位をｅ８とし、同様にして端子
Ｔｌ１ｌ ｌ Ｔ’ｔｏ ｌ Ｔｌｌの電位を、それぞ
れｅ９゜ｅｌｏ、ｅ１□とする。

又、第２の入力結合抵抗１６＊て及び第２の帰還抵抗１
８を流れる電流を１１とし、第１の増幅器１４及び第２
の増幅器１７の増幅度をそれぞれＡ１４及びＡ１□とし
、第２の入力結合抵抗１６及び第２の帰還抵抗１８の抵
抗値をそれぞれ、Ｒ１６１１１’ｔｔｓとすると、第３
図から次式が導かれる。

ｅ ９−Ａ １４ ｅ Ｂ °−°−°−−
−°−（１）ｅ −ｅ −１−Ｒ・・・・・・・・・・
・・（２）１０ ９ １ １６ ｅ１１＝Ａ１７（ｅＢ−ｅｌｏ） ・・・” −−
（３）ｅ −ｅ −１−Ｒ・・・・・・・・・・・・（
４）１１ １０ １ １８（１）式
と（３）式より次式が得られる。

ｅｌ、−−Ａ１７（ｅ、／Ａ１４＋ｅ１ｏ）・・・・・
・（５）又（２）式と（４）式から、（６）式が得られ
る。

さて、出力信号電圧の非対称成分は、ｅ ｇ ＋ ｅ
１、なので、（７）式を使ってこれを求めると次式が得
らく※れる。

ここで、Ｒ１６”” Ｒ１８とすると次式が得られる。

（９）式で、Ａ１□二Ａ１４とすれば、ｅ９＋ｅ１．二
〇となるので、ｅ９とｅｌｌとは対称波形となることが
明らかである。

第３図に示す、本発明に係る演算増幅器において、第１
の入力結合抵抗１３は必ずしも必要でなく、端子Ｔ８に
直接入力信号を印加する構成とすることも可能である。

以上に説明したように、本発明に係る演算増幅器におい
ては、第１の入力結合抵抗１３及び第１の帰還抵抗１５
と第１の増幅器１４で、通常の反転増幅器が構成されて
おり、文箱２の入力結合抵抗１６及び第２の帰還抵抗１
８と第２の増幅器１７でも反転増幅器が構成されている
が、第２の増幅器１７の非反転入力端子が、第１の増幅
器１４の入力端子Ｔ８に接続されているので、第１の増
幅器１４と第２の増幅器１７は、共通の入力で逆方向に
振れるような動作を行なう。

従って、第１の増幅器１４と第２の増幅器１７の特性が
一致していれば、対称な信号波形が端子Ｔ９とＴ１１に
得られるのである。

以上詳細に説明したように、本発明によれば、初段と次
段の増幅器の応答特性が一致していると、出力端に対称
な信号波形が得られるので、従来の様に増幅器の応答速
度が非対称成分として残らず、又非反転入力端子を大き
く振る動作もしない、動作の高速性と出力信号波形の対
称性を備えた演算増幅器を提供することが可能となる。

【図面の簡単な説明】

第１図及び第２図は、従来使用されている演算増幅器の
構成を示す回路図、第３図は本発明に係る演算増幅器の
実施例の構成を示す回路図である。 符号の説明；１・・・・・・抵抗、２・・・・・・抵抗
、３・・・・・・増幅器、４・・・・・・抵抗、５・・
・・・・抵抗、６・・・・・・増幅器、７・・・・・・
抵抗、８・・・・・・抵抗、９・・・・・・増幅器、１
０・・・・・・増幅器、１１・・・・・・抵抗、１２・
・・・・・抵抗、１３・・・・・・第１の入力結合抵抗
、１４・・・・・・第１の増幅器、１５・・・・・・第
１の帰還抵抗、１６・・・・・・第２の入力結合抵抗、
１７・・・・・・第２の増幅器、１８・・・・・・第２
の帰還抵抗。

Claims (1)

【特許請求の範囲】
1. １ 第１の増幅器と第１の帰還抵抗で構成される第１の
   反転増幅器と、第２の増幅器の非反転入力端子が前記第
   １の増幅器の反転入力端子に接続され第２の入力結合抵
   抗と前記第２の増幅器と第２の帰還抵抗で構成される第
   ２の反転増幅器とを有し、前記第１の増幅器の出力端子
   と前記第２の増幅器の出力端子とを出力端子とする事を
   特徴とする演算増幅器。