JPS5922952B2 - 薄膜ｅｌ表示装置の駆動装置 - Google Patents
薄膜ｅｌ表示装置の駆動装置Info
- Publication number
- JPS5922952B2 JPS5922952B2 JP51092571A JP9257176A JPS5922952B2 JP S5922952 B2 JPS5922952 B2 JP S5922952B2 JP 51092571 A JP51092571 A JP 51092571A JP 9257176 A JP9257176 A JP 9257176A JP S5922952 B2 JPS5922952 B2 JP S5922952B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- thin film
- write
- display device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
本発明は二重絶縁型薄膜ＥＬ表示装置の駆動装置に関す
る。
る。
本発明はマトリクス電極を有する二重絶縁型薄膜ＥＬ表
示装置で文字、記号或いは模様等を表示する場合、上記
マトリックス電極に表示電圧を印加する回路をＮチャン
ネルＭＯＳ）又はＮＰＮトランジスタ等一種類のスイッ
チング素子で構成することができる回路を提供するもの
である。
示装置で文字、記号或いは模様等を表示する場合、上記
マトリックス電極に表示電圧を印加する回路をＮチャン
ネルＭＯＳ）又はＮＰＮトランジスタ等一種類のスイッ
チング素子で構成することができる回路を提供するもの
である。
そして本発明は薄膜ＥＬ表示装置の駆動回路を集積回路
によつて構成することを可能にするものである。また本
発明は少ないスイッチング素子数で構成することができ
る薄膜ＥＬ表示装置の駆動回路を提供するものである。
次に本発明の駆動装置を説明する前に二重絶縁型薄膜Ｅ
Ｌ表示装置について説明する。
によつて構成することを可能にするものである。また本
発明は少ないスイッチング素子数で構成することができ
る薄膜ＥＬ表示装置の駆動回路を提供するものである。
次に本発明の駆動装置を説明する前に二重絶縁型薄膜Ｅ
Ｌ表示装置について説明する。
第１図に示すようにガラス基板１の上にＩｎ２ｏ３より
なる帯状の透明電極２を平行に設け、この上に例えはＹ
２０３、Ｓｉ３Ｎ４等の誘電物質層３、Ｍｎ等の活性剤
をドープしたＺｎＳよりなるＥＬ層４、上記と同じくＹ
２０３、Ｓｉ３Ｎ４等の誘電物質層３’を蒸着法、スパ
ッタリング法のような薄膜技術を用いて順次積層して３
層構造にし、その上に上記透明電極２と直交する方向に
Ａｔ２ｏ３よりなる帯状の背面電極５を平行に説ける。
なる帯状の透明電極２を平行に設け、この上に例えはＹ
２０３、Ｓｉ３Ｎ４等の誘電物質層３、Ｍｎ等の活性剤
をドープしたＺｎＳよりなるＥＬ層４、上記と同じくＹ
２０３、Ｓｉ３Ｎ４等の誘電物質層３’を蒸着法、スパ
ッタリング法のような薄膜技術を用いて順次積層して３
層構造にし、その上に上記透明電極２と直交する方向に
Ａｔ２ｏ３よりなる帯状の背面電極５を平行に説ける。
この構成の二重絶縁型薄膜ＥＬ表示装置において、第１
の電極群２のうちの一つと第２の電極群５のうちの一つ
に適当な交流電圧を印加すると、両電極が交差して挾ま
れた微少面積部分のＥＬ層４が発光する。この微少面積
部分が文字、記号、模様を表示する場合の一絵素に相当
する。従つてこの一絵素を１個ずつ選択走査して、又は
選択された絵素全部を同時に駆動して文字、記号等を表
示する。この薄膜ＥＬ表示装置は高輝度発光し寿命が長
く、安定である等の点で従来の分散型ＥＬ素子に比べて
優れた特性を持つている。上記薄膜ＥＬ素子は１５０Ｖ
〜３００Ｖ程度の比較的高電圧を印加しなければ発光せ
ず、且つ上記２つの直交する電極より選択した特定の点
に上記高電圧を印加するため、一方の電極には高電圧電
源回路に接続する高耐圧スイッチング素子、他方の電極
にはアース電位に接続する高耐圧スイツチング素子がそ
れぞれ必要である。
の電極群２のうちの一つと第２の電極群５のうちの一つ
に適当な交流電圧を印加すると、両電極が交差して挾ま
れた微少面積部分のＥＬ層４が発光する。この微少面積
部分が文字、記号、模様を表示する場合の一絵素に相当
する。従つてこの一絵素を１個ずつ選択走査して、又は
選択された絵素全部を同時に駆動して文字、記号等を表
示する。この薄膜ＥＬ表示装置は高輝度発光し寿命が長
く、安定である等の点で従来の分散型ＥＬ素子に比べて
優れた特性を持つている。上記薄膜ＥＬ素子は１５０Ｖ
〜３００Ｖ程度の比較的高電圧を印加しなければ発光せ
ず、且つ上記２つの直交する電極より選択した特定の点
に上記高電圧を印加するため、一方の電極には高電圧電
源回路に接続する高耐圧スイッチング素子、他方の電極
にはアース電位に接続する高耐圧スイツチング素子がそ
れぞれ必要である。
上記のように２つの高耐圧スイツチング素子は同じ電極
をアース側にして用いることができず、従つて二種類の
型式のスイツチング素子が必要である。例えばＮＰＮト
ランジスタとＰＮＰトランジスタ、或いはＮチヤンネル
型ＭＯＳトランジスタとＰチヤンネル型ＭＯＳトランジ
スタである。そしてこれらスイツチング素子は薄膜ＥＬ
表示装置の電極数と同数だけ必要である。しかし現在高
耐圧モノリシツクのＰＮＰ（１５ＮＰＮ（又はＰチヤン
ネルとＮチヤンネルＭＯＳ）トランジスタをＩＣ化する
ことは非常に困難であり研究中である。本発明は以上の
ような点に鑑みて、比較的実現性の高い、Ｎチヤンネル
型ＭＯＳ或いはＮＰＮトランジスタの高耐圧モノリシッ
クを用い、ＩＣ化を司能にする回路である。
をアース側にして用いることができず、従つて二種類の
型式のスイツチング素子が必要である。例えばＮＰＮト
ランジスタとＰＮＰトランジスタ、或いはＮチヤンネル
型ＭＯＳトランジスタとＰチヤンネル型ＭＯＳトランジ
スタである。そしてこれらスイツチング素子は薄膜ＥＬ
表示装置の電極数と同数だけ必要である。しかし現在高
耐圧モノリシツクのＰＮＰ（１５ＮＰＮ（又はＰチヤン
ネルとＮチヤンネルＭＯＳ）トランジスタをＩＣ化する
ことは非常に困難であり研究中である。本発明は以上の
ような点に鑑みて、比較的実現性の高い、Ｎチヤンネル
型ＭＯＳ或いはＮＰＮトランジスタの高耐圧モノリシッ
クを用い、ＩＣ化を司能にする回路である。
第２図は本発明の駆動装置の回路図を示し、第３図はタ
イムチヤートを示す。
イムチヤートを示す。
第２図において、１０は前記の薄膜ＥＬ表示装置を示し
、この図でばＸ方向の電極ｘ１〜Ｘｍをデータ側電極と
し、Ｙ方向電＆Ｙ，〜Ｙｎを走査側電極とし、電極のみ
を示している。
、この図でばＸ方向の電極ｘ１〜Ｘｍをデータ側電極と
し、Ｙ方向電＆Ｙ，〜Ｙｎを走査側電極とし、電極のみ
を示している。
は共通線Ａにｉの書込み電圧（百ｗ）を
印加する駆動回路である。
１２はデータ側のダイオードアレイを示し、これはデー
タ側駆動線の分離と後述する高耐圧トランジスタよりな
るスイツチング素子の逆バイアスを保護する作用をする
。
タ側駆動線の分離と後述する高耐圧トランジスタよりな
るスイツチング素子の逆バイアスを保護する作用をする
。
１３はデータ１１１ｊのスイツチング素子回路でありＮ
チヤンネルＭＯＳトランジスタよりなり、書込みの非選
択絵素点に充電された電荷を放電させる回路を形成する
。
チヤンネルＭＯＳトランジスタよりなり、書込みの非選
択絵素点に充電された電荷を放電させる回路を形成する
。
１４は走査側のスイツチング素子回路で、Ｎチヤンネル
ＭＯＳトランジスタよりなり、書込みの選択絵素点に書
込み電圧を印加する回路を形成する。
ＭＯＳトランジスタよりなり、書込みの選択絵素点に書
込み電圧を印加する回路を形成する。
１５は走査側駆動線分離及びスイツチング素子の逆バイ
アス保護をする走査側のダイオードアレイである。
アス保護をする走査側のダイオードアレイである。
１６は１フイールド走査の終了時に、薄膜ＥＬ表示装置
全面にフイールドリJャ激cシユパルスを印加するため、
駆動線ＢにフイールドリJャ激Vユパルスを供給する駆動
回路である。
全面にフイールドリJャ激cシユパルスを印加するため、
駆動線ＢにフイールドリJャ激Vユパルスを供給する駆動
回路である。
次に上記駆動装置の書込み動作を説明する。
先づ第１段階として走査側のスイツチング素子回路１４
を構成する全てのＭＯＳトランジスタＳｓｌ〜Ｓｓｎの
デートにハイレベル信号を供給し、これをオン状態にす
る。このときデータ側のスイツチング素子回路１４の全
トランジスタＳＤ，〜ＳＤｍはオフ状態にされている。
そして書込み駆動回路１２の入力端子Ｓ１に信号が供給
されスイツチングトランジスタＴ，，Ｔ２がオンになり
共通線Ａに一の書込み電圧（−Ｖ）が印加される。２２
Ｗ０ 従つて全てのデータライン（Ｘ１〜Ｘｎｌ）より、薄膜
ＥＬ表示装置を構成する全絵素点に電圧−Ｖｗが充電さ
れる。
を構成する全てのＭＯＳトランジスタＳｓｌ〜Ｓｓｎの
デートにハイレベル信号を供給し、これをオン状態にす
る。このときデータ側のスイツチング素子回路１４の全
トランジスタＳＤ，〜ＳＤｍはオフ状態にされている。
そして書込み駆動回路１２の入力端子Ｓ１に信号が供給
されスイツチングトランジスタＴ，，Ｔ２がオンになり
共通線Ａに一の書込み電圧（−Ｖ）が印加される。２２
Ｗ０ 従つて全てのデータライン（Ｘ１〜Ｘｎｌ）より、薄膜
ＥＬ表示装置を構成する全絵素点に電圧−Ｖｗが充電さ
れる。
即ち薄膜ＥＬ表示装置はＥＬ層４の両側に誘電体層３，
３′が形成され、その両側に電極２，５が設けられてい
るので薄膜ＥＬ表示装置は容量性素子と見ることができ
、各絵素の容量成分に上記電圧が充電される。次にデー
タ側スイツチング素子回路１３中の書込み絵素（１，ｊ
）を含むデータ側選択ラインＸｉのトランジスタＳＤｉ
をオ７状態に持続し、非選択ラインＸｋ＼ｉのトランジ
スタＳＤｋＸｉをオンに変化させる。
３′が形成され、その両側に電極２，５が設けられてい
るので薄膜ＥＬ表示装置は容量性素子と見ることができ
、各絵素の容量成分に上記電圧が充電される。次にデー
タ側スイツチング素子回路１３中の書込み絵素（１，ｊ
）を含むデータ側選択ラインＸｉのトランジスタＳＤｉ
をオ７状態に持続し、非選択ラインＸｋ＼ｉのトランジ
スタＳＤｋＸｉをオンに変化させる。
このときも走査側スイツチング回路１４は全てのトラン
ジスタＳＳ，〜ｎをオンに保つている。従つて書込み絵
素（１，−ｊ）を一 ． −
１含むデータラインＸｉは上記充電電圧−２ＶＷを保つ
が非選択のデータラインＸｋＸｉに含まれる絵素の電荷
は放電されてしまう。
ジスタＳＳ，〜ｎをオンに保つている。従つて書込み絵
素（１，−ｊ）を一 ． −
１含むデータラインＸｉは上記充電電圧−２ＶＷを保つ
が非選択のデータラインＸｋＸｉに含まれる絵素の電荷
は放電されてしまう。
以上２段階でデータ側選択ラインＸｉへの予備充電が終
了する。その後第３段階としてデータ側スイツチング回
路１３の全トランジスタＳＤ，〜ＳＤｍをオフ状態にす
る。一方走査側スイツチング回路１４では書込み絵素（
１，ｊ）を含む走査ライン−ＹｊのトランジスタＳＳｊ
のみをオン状態に保ち、他のトランジスタＳｓｔ８ｊを
オフにする。この状態で共通線Ａに再び電圧ＮＶｗを印
加すべく、入力端子Ｓ，より信号を与えトランジスタＴ
ｌ，Ｔ２をオンにする。この電圧が印加されると書込み
絵素（１，ｊ）には先に電圧百Ｗが充電されておりこの
電圧が一 １第３段階で加えられた電圧
−ＶＷ（５重畳して引上げられることになるので、結局
書込み絵素（１，ｊ）には書込み電圧ｗが印加され発光
する。
了する。その後第３段階としてデータ側スイツチング回
路１３の全トランジスタＳＤ，〜ＳＤｍをオフ状態にす
る。一方走査側スイツチング回路１４では書込み絵素（
１，ｊ）を含む走査ライン−ＹｊのトランジスタＳＳｊ
のみをオン状態に保ち、他のトランジスタＳｓｔ８ｊを
オフにする。この状態で共通線Ａに再び電圧ＮＶｗを印
加すべく、入力端子Ｓ，より信号を与えトランジスタＴ
ｌ，Ｔ２をオンにする。この電圧が印加されると書込み
絵素（１，ｊ）には先に電圧百Ｗが充電されておりこの
電圧が一 １第３段階で加えられた電圧
−ＶＷ（５重畳して引上げられることになるので、結局
書込み絵素（１，ｊ）には書込み電圧ｗが印加され発光
する。
ところで、データラインＸｉ，走査ラインＹｊ土の半選
択絵素（１，ｔ）（Ｋ，ｊ）には第１及び第３段階で電
圧ＩＶＷが印加されるがこの電圧は薄膜ＥＬ表示装置の
閾電圧以下であり書込み或いは消去動作をしない。ここ
で薄膜ＥＬ表示装置に加えられる電圧を等価回路を用い
て考察する。
択絵素（１，ｔ）（Ｋ，ｊ）には第１及び第３段階で電
圧ＩＶＷが印加されるがこの電圧は薄膜ＥＬ表示装置の
閾電圧以下であり書込み或いは消去動作をしない。ここ
で薄膜ＥＬ表示装置に加えられる電圧を等価回路を用い
て考察する。
第４図は第３段階の動作が始められる前、即ち選択され
た走査ラインＹｊのトランジスタＳＳｊがオンにされ、
他のトランジスタＳＳｔ８ｊがオフにされ、共通線Ａに
電圧万Ｗが印加される直前の等価回路を示す。
た走査ラインＹｊのトランジスタＳＳｊがオンにされ、
他のトランジスタＳＳｔ８ｊがオフにされ、共通線Ａに
電圧万Ｗが印加される直前の等価回路を示す。
この図において、各記号は次の意味を持つ。マトリツク
ス素線数、データ側：ｍ１ 走査側：Ｎｓｍ，ｎ＞ｌ絵素容量：Ｃｅ 選択走査ライン：ｊ、書込みデータラインの選択数：Ｐ
走査側配線の浮遊容量：Ｃｓ データ側配線の浮遊容量：Ｃｄ 書込み絵素を含むデータラインに接続されている全ダイ
オード：Ｄｓ（逆バイアス）書込み絵素を含まないデー
タラインに接続されている全ダイオード：Ｄｎ（順バイ
アス）Ｃ１：非選択絵素（データ側からも走査側からも
選択されない絵素）（Ｋ，ｔ）の全ての容量和、Ｃ，＝
（ｎ−１）（ｍ−ｐ）Ｃｅ Ｃ２：半選択絵素（データライン側からのみ選択された
絵素）（１，ｔ）の容量和Ｃ２＝ｐ（ｎ−１）Ｃｅ Ｃ３：選択絵素（１，ｊ）の容量和 Ｃ３＝Ｐｃｅ Ｃ４：半選択絵素（走査ライン側からのみ選択された絵
素）（Ｋ，ｊ）の容量和Ｃ４＝（ｍ−ｐ）Ｃｅ Ｃ５：走査側ラインの中、書込み絵素（１，ｊ）を含ま
ない走査側配線の浮遊容量和Ｃ５＝（ｎ−１）Ｃｓ Ｃ６：データ側ライン中、書込み絵素（１，ｊ）を含む
データ側配線の浮遊容量和Ｃ６−ＰＣｄ 上記容量Ｃ１〜Ｃ６は次のような電位にある。
ス素線数、データ側：ｍ１ 走査側：Ｎｓｍ，ｎ＞ｌ絵素容量：Ｃｅ 選択走査ライン：ｊ、書込みデータラインの選択数：Ｐ
走査側配線の浮遊容量：Ｃｓ データ側配線の浮遊容量：Ｃｄ 書込み絵素を含むデータラインに接続されている全ダイ
オード：Ｄｓ（逆バイアス）書込み絵素を含まないデー
タラインに接続されている全ダイオード：Ｄｎ（順バイ
アス）Ｃ１：非選択絵素（データ側からも走査側からも
選択されない絵素）（Ｋ，ｔ）の全ての容量和、Ｃ，＝
（ｎ−１）（ｍ−ｐ）Ｃｅ Ｃ２：半選択絵素（データライン側からのみ選択された
絵素）（１，ｔ）の容量和Ｃ２＝ｐ（ｎ−１）Ｃｅ Ｃ３：選択絵素（１，ｊ）の容量和 Ｃ３＝Ｐｃｅ Ｃ４：半選択絵素（走査ライン側からのみ選択された絵
素）（Ｋ，ｊ）の容量和Ｃ４＝（ｍ−ｐ）Ｃｅ Ｃ５：走査側ラインの中、書込み絵素（１，ｊ）を含ま
ない走査側配線の浮遊容量和Ｃ５＝（ｎ−１）Ｃｓ Ｃ６：データ側ライン中、書込み絵素（１，ｊ）を含む
データ側配線の浮遊容量和Ｃ６−ＰＣｄ 上記容量Ｃ１〜Ｃ６は次のような電位にある。
Ｃ，Ｃ４，Ｃ５はＯ、Ｃ２，Ｃ３，Ｃ６は−２ＶＷであ
る。次の第３段階で選択された走査ラインＹｊのトラン
ジスタＳＳｊがオン、他のトランジスタＳＳｌＳｊがオ
人データ側の全トランジスタＳＤｌ〜ＳＤｍがオフにさ
れて、共通線ＡＩＣ．−２Ｖｗが印加されたとき、第４
図のＳ点の電圧Ｖｓはである。
る。次の第３段階で選択された走査ラインＹｊのトラン
ジスタＳＳｊがオン、他のトランジスタＳＳｌＳｊがオ
人データ側の全トランジスタＳＤｌ〜ＳＤｍがオフにさ
れて、共通線ＡＩＣ．−２Ｖｗが印加されたとき、第４
図のＳ点の電圧Ｖｓはである。
またＤ点の電圧ｄはエネルギー保存側よりとなる。
ここで（ｍ−Ｐ）Ｃｅ＞＞Ｃｓ・・・・・・・・・・・
・・・・（３）（ｎ−１）Ｃｅ．＞＞Ｃｄ・・・・・・
・・・・・・・・・（４）と仮定すると、Ｃ，》Ｃ５，
Ｃ２》Ｃ３，Ｃ６となり、（１），（２）式からとなる
。
・・・・（３）（ｎ−１）Ｃｅ．＞＞Ｃｄ・・・・・・
・・・・・・・・・（４）と仮定すると、Ｃ，》Ｃ５，
Ｃ２》Ｃ３，Ｃ６となり、（１），（２）式からとなる
。
このように条件（３），（４）が満たされている限り、
選択された全ての書込み絵素Ｃ３には書込み電圧Ｗが印
加され、全ての半選択絵素Ｃ２，Ｃ４には′−の半選択
電圧が印加され、全ての非選択絵素に電圧印加されない
から、選択絵素のみに書込むことができる。
選択された全ての書込み絵素Ｃ３には書込み電圧Ｗが印
加され、全ての半選択絵素Ｃ２，Ｃ４には′−の半選択
電圧が印加され、全ての非選択絵素に電圧印加されない
から、選択絵素のみに書込むことができる。
以上の動作によつて一走査ラインの書込みが行われ、以
後順次、次の走査ラインへの書込みが行われる。
後順次、次の走査ラインへの書込みが行われる。
この次の走査ラインの書込みの際には前に書込みをした
データラインは書込み電圧保持しているから、そのデー
タラインに充電電流は流れない。書込みがなかつたデー
タラインにのみ予備充電の電流が流れる。そして順次走
査が終りーフイールドの書込みが終了したとき、フイー
ルドリフレツシユパルスが駆動回路１６、ダイオードア
レイ１５を介して加えられる。
データラインは書込み電圧保持しているから、そのデー
タラインに充電電流は流れない。書込みがなかつたデー
タラインにのみ予備充電の電流が流れる。そして順次走
査が終りーフイールドの書込みが終了したとき、フイー
ルドリフレツシユパルスが駆動回路１６、ダイオードア
レイ１５を介して加えられる。
このとき走査側スイツチング回路１４の全トランジスタ
ＳＳ，〜ＳＳｎはオ７、データ側スイツチング回路１３
の全トランジスタＳＤ，〜ＳＤｍはオンにされる。フイ
ールドリフレツシユパルスの電圧値は上記各走査ライン
ごとよりカロえた書込み電圧Ｗと等しく、薄膜ＥＬ表示
装置には逆極性に加えている。従つて薄膜ＥＬ表示装置
は書込み電圧Ｗとフイールドリフレツシユパルスとで交
流駆動されることになる。フイールドリフレツシユパル
スカ幼０えられるとき、書込み電圧力功口えられた絵素
は分極しているため、この分極による電界とフイールド
リフレツシユパルスとが重畳して書込み絵素のみを発光
させる。またこのフイールドリフレツシユパルスのため
分極の偏りをなくし、次のフイールドで書込み電圧Ｖｗ
が加えられたときに書込み絵素の発光を可能にしている
。本発明の駆動装置は以上のように構成され動作するの
で、データ側スイツチング回路１３、及び走査側スイツ
チング回路１４の各トランジスタＳＤｌ〜ＳＤｍ，．Ｓ
Ｓ，〜ＳＳｎは全て薄膜ＥＬ素子のＸ又はＹ電極からア
ース点へ電流を流す方向であるから、全てのトランジス
タはＮチヤンネル型ＭＯＳトランジスタをドレインをア
ースに接続して構成することができる。
ＳＳ，〜ＳＳｎはオ７、データ側スイツチング回路１３
の全トランジスタＳＤ，〜ＳＤｍはオンにされる。フイ
ールドリフレツシユパルスの電圧値は上記各走査ライン
ごとよりカロえた書込み電圧Ｗと等しく、薄膜ＥＬ表示
装置には逆極性に加えている。従つて薄膜ＥＬ表示装置
は書込み電圧Ｗとフイールドリフレツシユパルスとで交
流駆動されることになる。フイールドリフレツシユパル
スカ幼０えられるとき、書込み電圧力功口えられた絵素
は分極しているため、この分極による電界とフイールド
リフレツシユパルスとが重畳して書込み絵素のみを発光
させる。またこのフイールドリフレツシユパルスのため
分極の偏りをなくし、次のフイールドで書込み電圧Ｖｗ
が加えられたときに書込み絵素の発光を可能にしている
。本発明の駆動装置は以上のように構成され動作するの
で、データ側スイツチング回路１３、及び走査側スイツ
チング回路１４の各トランジスタＳＤｌ〜ＳＤｍ，．Ｓ
Ｓ，〜ＳＳｎは全て薄膜ＥＬ素子のＸ又はＹ電極からア
ース点へ電流を流す方向であるから、全てのトランジス
タはＮチヤンネル型ＭＯＳトランジスタをドレインをア
ースに接続して構成することができる。
このように本発明によれば１種類の導電型式のトランジ
スタを用いて昨ることができ、ＩＣ化が川能となる。な
お上記実施例では薄膜ＥＬ表示装置は印加電圧と発光輝
度にヒステリシス特性を持たないものについて説明した
が、ヒステリシス特性を持つ薄膜ＥＬ表示装置において
も駆動回路１１からの供給電圧を維持電圧、書込み電圧
、消去電圧、中間調書込み電圧、光書込み電圧或いは読
出し電圧のｉに変化させれは、維持駆動モード、書込み
駆動モード、消去駆動モード、中間調書込み駆動モード
、光書込み駆動モード、或いは読出し駆動モードするこ
とができる。
スタを用いて昨ることができ、ＩＣ化が川能となる。な
お上記実施例では薄膜ＥＬ表示装置は印加電圧と発光輝
度にヒステリシス特性を持たないものについて説明した
が、ヒステリシス特性を持つ薄膜ＥＬ表示装置において
も駆動回路１１からの供給電圧を維持電圧、書込み電圧
、消去電圧、中間調書込み電圧、光書込み電圧或いは読
出し電圧のｉに変化させれは、維持駆動モード、書込み
駆動モード、消去駆動モード、中間調書込み駆動モード
、光書込み駆動モード、或いは読出し駆動モードするこ
とができる。
第１図は二重絶縁型薄膜ＥＬ表示装置の構成図、第２図
は本発明の一実施例の駆動装置の回路図、第３図は第２
図の装置の動作を説明するタイムチヤート、第４図は本
発明の装置を説明する等価回路図を示す。 １０は薄膜ＥＬ表示装置、１１は駆動回路、１３はデー
タ側スイツチング回路、１４は走査側スイツチング回路
。
は本発明の一実施例の駆動装置の回路図、第３図は第２
図の装置の動作を説明するタイムチヤート、第４図は本
発明の装置を説明する等価回路図を示す。 １０は薄膜ＥＬ表示装置、１１は駆動回路、１３はデー
タ側スイツチング回路、１４は走査側スイツチング回路
。
Claims (1)
- １ ＥＬ層の両面に誘電体層を設け、該両誘電体層の両
表面に互いに直交する方向にマトリックス状に電極を形
成した薄膜ＥＬ表示装置の駆動装置において、上記電極
の一方を走査ラインとし、他方をデータラインとし、書
込み絵素を含む選択された走査側ラインとデータライン
にそれぞれ接続された走査側スイッチング回路とデータ
側スイッチング回路を介して上記書込み絵素を含むデー
タラインに予備充電する手段と、上記書込み絵素を含む
選択された走査ラインとデータラインにそれぞれ接続さ
れた走査側スイッチング回路とデータ側スイッチング回
路を介して上記書込み絵素を含む走査ラインに対しての
み、上記予備充電するための電圧源を共用し、上記書込
み絵素を含むデータラインの予備充電電圧に重畳して書
込み電圧を印加する手段とからなる薄膜ＥＬ表示装置の
駆動装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51092571A JPS5922952B2 (ja) | 1976-07-30 | 1976-07-30 | 薄膜ｅｌ表示装置の駆動装置 |
| US05/819,147 US4237456A (en) | 1976-07-30 | 1977-07-26 | Drive system for a thin-film EL display panel |
| GB40828/79A GB1590344A (en) | 1976-07-30 | 1977-07-29 | Thin-film electroluminescent matrix display apparatus |
| FR7723540A FR2360143A1 (fr) | 1976-07-30 | 1977-07-29 | Montage de commande pour tableau d'affichage a matrice electro-luminescente en film mince |
| DE2734423A DE2734423C2 (de) | 1976-07-30 | 1977-07-29 | Treiberschaltungsanordnung für eine Dünnschicht-EL-Matrixanzeige |
| GB31878/77A GB1590343A (en) | 1976-07-30 | 1977-07-29 | Drive system for a thin-film electroluminescent display panel |
| FR8020711A FR2457533B1 (fr) | 1976-07-30 | 1980-09-26 | Montage de commande pour tableau d'affichage a matrice electro-luminescente en film mince |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51092571A JPS5922952B2 (ja) | 1976-07-30 | 1976-07-30 | 薄膜ｅｌ表示装置の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5317030A JPS5317030A (en) | 1978-02-16 |
| JPS5922952B2 true JPS5922952B2 (ja) | 1984-05-30 |
Family
ID=14058102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51092571A Expired JPS5922952B2 (ja) | 1976-07-30 | 1976-07-30 | 薄膜ｅｌ表示装置の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922952B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148797A (en) * | 1981-03-11 | 1982-09-14 | Iwatsu Electric Co Ltd | Capacitive matrix display element driving circuit |
-
1976
- 1976-07-30 JP JP51092571A patent/JPS5922952B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5317030A (en) | 1978-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10019935B2 (en) | Light emitting device and method of driving the light emitting device | |
| US4237456A (en) | Drive system for a thin-film EL display panel | |
| US4338598A (en) | Thin-film EL image display panel with power saving features | |
| US7683860B2 (en) | Display device, driving method thereof, and element substrate | |
| JP2001195028A (ja) | 表示装置およびその駆動方法 | |
| JPS63168998A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| CN100412934C (zh) | 有源矩阵显示装置及其驱动方法 | |
| US4893060A (en) | Drive circuit for a thin-film electroluminescent display panel | |
| WO2003067316A1 (fr) | Unite d'affichage d'image | |
| JPS63314594A (ja) | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 | |
| JPS5922952B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| US5032829A (en) | Thin film el display device | |
| GB2105085A (en) | Drive for thin-film electroluminescent display panel | |
| JPS6010633B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2001100656A (ja) | アクティブマトリックス型ｅｌ表示装置 | |
| JPS6010632B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS6015078B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS62513B2 (ja) | ||
| JPS6010635B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS6010634B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS62514B2 (ja) | ||
| JPS6311680B2 (ja) | ||
| JPS6157639B2 (ja) | ||
| JPS62510B2 (ja) | ||
| JPH05333815A (ja) | 表示装置の駆動方法 |