JPS59228452A - 2値符号変換方式 - Google Patents

2値符号変換方式

Info

Publication number
JPS59228452A
JPS59228452A JP10260883A JP10260883A JPS59228452A JP S59228452 A JPS59228452 A JP S59228452A JP 10260883 A JP10260883 A JP 10260883A JP 10260883 A JP10260883 A JP 10260883A JP S59228452 A JPS59228452 A JP S59228452A
Authority
JP
Japan
Prior art keywords
bit
code word
width
data
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10260883A
Other languages
English (en)
Inventor
Hiroyuki Kimura
寛之 木村
Masahiro Ito
雅博 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10260883A priority Critical patent/JPS59228452A/ja
Publication of JPS59228452A publication Critical patent/JPS59228452A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタル信号を伝送する際に適用される2値
打号変換方式に関する。
〔発明の背景〕
2値打号の変換方式のひとつとして、mビットのデータ
語8nビツトの符号語に変換するクループコープインク
が昶らnている。この1例に3 PM (3posit
ion modulation ) m= 3 。
nt=5が知られている。3PM0)変換則では隣り合
うゞ1“の間に少なくともゝ0“が2つ以上入るように
しでいる。この変換則とff1AIデータの1例を第1
図に示す。これからデータの伝送間隔をTどきとすると
、変換後の最小反転 幅1゛min w i、5’r 
、最大反転 幅T max = 6.Q ’I’ 、ウ
ィンドI[0,5Tとなる。最小反転幅が広いほど伝送
最高周波数が下がるため好ましく、最大反転幅が狭いほ
ど受信側のクロック再生が容易になる。
・ウィンド幅は広いほど受信側での11“、10“の利
足が容易となる。aPM方式は他の方式にくらべ最小反
転幅が広いが最大パルス幅が6Tと広くセルフクロック
の点では有利でない。
〔発明の目的〕
本発明の目的は、3PM方式の最大反転幅を狭くしてセ
ルフクロックを容易とする2値打号変換方式を提供する
ことにある。
〔発明の概要〕
本発明は4ビツトのデータ語を7ビツトの符号語に変換
するグループコーディングにおいて、符号語の末尾2ビ
ツトおよび次に変換された符号語の先頭ビットが’ o
oo“の時に’ 010“と変換する規則を設けること
により、最大反転幅が広くなることを防ぐことにある。
実施例 本発明の変調側とその符号を第2図に示す。
第3図に本発明の一実施例を示す。第3図において、1
.12は4ビツトのシフトレジスタ、2は4人力、7I
ltl力のリードオンリーメモリー(以下)L OMと
する)、3.10は7ビツトのシフトレジスタ、4,5
は1ビツトのシフトレジスタ、6はE x −OR回路
、7はパターン判別器。
11は7人力、4出力の1(lOMである。
以下図をもぢいて説明する。本発明の変調側を第2図に
示す。4−7クルーブコーデイングは隣り合う11“の
間に少なくとも10“が4つ入るようにしたクループコ
ーディングである。
しかしデータがたとえば’ 0110 .’ 0100
 ′′と連続すると隣り合う11“の間に′0“が7つ
入ることになり最大反転幅が広くなる。そこで符号語(
Pa 、PI ) =’ 00“でかつ次のデータの符
号語のPIW” O“の時にはPI = ’ 1“とす
る特別規則を設ける。これにより隣り合う′1“の間に
入る″O“の数を4までにおさえ、最大反転幅が広くな
ることを防ぐ。
本発明によれば、最大反転幅20/7T、最小反転幅8
/7T、ウィンド幅4/7Tとなる。
第3図は本発明の変調、復調をおこなう回路の1例を示
す。変調前のデータはシフトレジスタ1に順次シフトし
て取り込まれる。ここで4ビツト分のデータがシフトレ
ジスタ1に取り込まれると第2図の変換則にしたがって
7ビツトの符号語パターンがROM2より出力される。
この7ピットノ寸ターンはいったんシフトレジスタ3に
取り込まれた後、シフトレジスタ4に転送される。ここ
でシフトレジスタ3にデータが取り込彼れだ時点では、
シフトレジスタ4には・ j ・ 前の符号語のPIが、シフトレジスタ5には前の符号語
のPaがラッチされている。パターン判別器7はPa 
、PI 、PIが10“のパターンを検出しこの時には
Ex−0凡回路6の入力を11“としてシフトレジスタ
4の出力を反転させる。この結果シフトレジスタ5に取
り込韮れるPIのデータは10“→11“と変換される
。以上説明したようにして変調がおこなわれる。一方復
調は伝送された7ビツトパターンをシフトレジスタ10
に取り込み、7ビツトパターンがそろった時点でROM
11に7ビツトパターンを入力する。l(、OMIIは
第2図に示す変換則で4ビツトのデータに変換すれる。
このパターンをシフトレジスタ12に取り込み復調する
〔発明の効果〕
本発明によれば、最小反転幅8/7T、最大反転幅20
/7T、ウィンド幅4/7Tが得られる。最大反転幅/
最小反転幅は3PMが4に対して2.5と狭くできかつ
ウィンド幅もo、 5 T−+y Tと10チ広くする
ことが可能である。
04 。
【図面の簡単な説明】
第1図はaPM方式の変換則を示す図、第2図は本発明
による変換則を示す図、第3図は本発明による変復調回
路の1例を示すブロック図。 1.4,5.12・・・シフトレジスタ2.11・・・
1(、OM 6・・・M x −0几回路 7・・・パターン判別器 代理人弁理士 高 橋 明 夫 早 / r 第22 (j)−r

Claims (1)

    【特許請求の範囲】
  1. 連続した2値データ系列を4ビット単位で分割し、該4
    ビツトのデータ語を7ビツトの符号語に変換する2値打
    号変換方式において、該符号語は隣り会う反転点の間に
    少なくとも1ビツトの非反転点を含み、多くとも4ビツ
    トtでの非反転点を含む変換をおこない、かつ変換した
    第1の符号語の末尾2ビツトと次に変換される第2の符
    号語の先頭ビットに非反転点を含まない場合には、第1
    の符号語の末尾ビットを反転点と変換することを特徴と
    した2値打号変換方式。
JP10260883A 1983-06-10 1983-06-10 2値符号変換方式 Pending JPS59228452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10260883A JPS59228452A (ja) 1983-06-10 1983-06-10 2値符号変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10260883A JPS59228452A (ja) 1983-06-10 1983-06-10 2値符号変換方式

Publications (1)

Publication Number Publication Date
JPS59228452A true JPS59228452A (ja) 1984-12-21

Family

ID=14331949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10260883A Pending JPS59228452A (ja) 1983-06-10 1983-06-10 2値符号変換方式

Country Status (1)

Country Link
JP (1) JPS59228452A (ja)

Similar Documents

Publication Publication Date Title
US4771440A (en) Data modulation interface
US4682334A (en) Synchronous data transmission method and device implementing same
US4244051A (en) Data communication method and apparatus therefor
US4442528A (en) Pulse communication method and system using CMI to 3-level CMI conversion
US4346472A (en) Method and apparatus for eliminating double bit errosion in a differential phase shift keying system
NO982773L (no) Omforming av en sekvens med m-bit informasjonsord til et modulert signal
JPS59228452A (ja) 2値符号変換方式
US4928289A (en) Apparatus and method for binary data transmission
US4264973A (en) Circuitry for transmitting clock information with pulse signals and for recovering such clock information
EP0284164B1 (en) Decoding unit for CMI-encoded signals
JPS6333818B2 (ja)
US4142065A (en) Method for bit-synchronous transmission of data
JPH0549133B2 (ja)
JPS6069943A (ja) コ−ド変換方式
JPS58151753A (ja) パルス通信方式
JPH0136294B2 (ja)
JP2751632B2 (ja) 多値変復調通信システム及びその方法
JPS6324581B2 (ja)
JPS59231956A (ja) 2値符号変換方式
JPH02154529A (ja) 符号化方法および符号処理回路
JPH0334696B2 (ja)
JP2751271B2 (ja) ディジタル送受信装置
JPH06334529A (ja) 変復調装置
JP2005080144A (ja) シリアル伝送装置のデータ変調・復調方法
JPS6069928A (ja) デルタ変調信号の伝送方法