JPS59224967A - Picture information processing unit - Google Patents
Picture information processing unitInfo
- Publication number
- JPS59224967A JPS59224967A JP58099961A JP9996183A JPS59224967A JP S59224967 A JPS59224967 A JP S59224967A JP 58099961 A JP58099961 A JP 58099961A JP 9996183 A JP9996183 A JP 9996183A JP S59224967 A JPS59224967 A JP S59224967A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- information processing
- line
- processing device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は、画情報処理装置、特に例えばA4版ファクシ
ミリ端末からのファクシミリ信号をA5版ファクシミリ
端末用のファクシミリ信号に変換しまたその逆の変換を
行う如き画情報処理装置において、上記変換を行ういわ
ば心臓部に当るライン処理部に非変換モードをもうけ、
当該画情報処理装置における変換処理の機能チェックを
容易に行い得るようにした画情報処理装置に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an image information processing device, particularly for converting a facsimile signal from an A4 size facsimile terminal to a facsimile signal for an A5 size facsimile terminal, and vice versa. In such an image information processing device, a non-conversion mode is provided in the line processing section, which is the heart of the above conversion.
The present invention relates to an image information processing device that allows easy functional checking of conversion processing in the image information processing device.
(B)技術の背景と問題点
例えばA5版ファクシミリ端末から入力したファクシミ
リ画面をA4版ファクシミリ端末に出力した夛、あるい
はその逆を行わせるために、画情報処理装置を介在せし
めることが行われている。(B) Technical background and problems For example, in order to output a facsimile screen input from an A5 facsimile terminal to an A4 facsimile terminal, or vice versa, an image information processing device is used to intervene. There is.
このような画情報処理装置は後述する如く被変換ファク
シミリ信号をデコードして原画情報を得てライン数を変
換(拡大または縮小)し再びコード化して変換結果ファ
クシミリ信号を得るものである。As will be described later, such an image information processing apparatus decodes a converted facsimile signal to obtain original image information, converts (enlarges or reduces) the number of lines, and encodes it again to obtain a converted facsimile signal.
このような画情報処理装置の場合、正常な形で変換処理
が行われているか否かをチェックすることが不可欠であ
る。このためのチェック方式としては、例えば次の方式
が考えられる。即ち動作の正当性が保証されているA5
版ファクシミリ端末とA4版ファクシミリ端末とを用意
しておき、試験用画面をA5版ファクシミリ端末から入
力し、当該得られた変換ファクシミリ信号を被テスト画
情報処理装置に供給してA4版に対応したファクシミリ
信号に変換し、その結果をA4版ファクシミリ装置に供
給して出力画面を生成し、上記試験用画面と出力画面と
をオペレータによって照合する方式が考えられる。しか
し、この方式は人手によるため操作が繁雑であることと
、誤操作を含めて必らずしも正確なテストを行うことが
できない。In the case of such an image information processing apparatus, it is essential to check whether the conversion process is being performed in a normal manner. As a check method for this purpose, for example, the following method can be considered. In other words, A5 whose correctness of operation is guaranteed.
A version facsimile terminal and an A4 version facsimile terminal were prepared, a test screen was input from the A5 version facsimile terminal, and the obtained converted facsimile signal was supplied to the image information processing device under test to correspond to the A4 version. A possible method is to convert the data into a facsimile signal, supply the result to an A4 size facsimile machine to generate an output screen, and then compare the test screen and the output screen by an operator. However, this method requires complicated operations because it is done manually, and it is not always possible to perform accurate tests due to the possibility of erroneous operations.
この点を改善するために、試験用入力原画情報と変換結
果の正解原画情報とをメモリ上に用意し、上記被テスト
画情報処理装置によって得られた変換結果から得られた
出力原画情報と上記正解原画情報とを照合する自動検証
システムが考慮される。In order to improve this point, input original image information for testing and correct original image information of the conversion result are prepared in memory, and output original image information obtained from the conversion result obtained by the image information processing device under test and the above An automatic verification system that compares the information with the correct original image information will be considered.
しかし、この方式の場合には、変換の種類毎に、例えば
A5版からA4版へ、A4版からA5版へ・・・の如く
各変換の種類毎に期待値としてプログラム上に用意する
必要があシ、プログラムのデバッグなどを考えると開発
上の経済的負担が大きい。However, in the case of this method, it is necessary to prepare an expected value in the program for each type of conversion, for example from A5 version to A4 version, from A4 version to A5 version, etc. The economical burden of development is large when considering things like reeds and program debugging.
また試験用入力原画情報を得るには実端末から画情報を
作成すれば足シるが、正解原画情報を得るに当ってはそ
のための負担が大きい。即ち、画情報処理装置そのもの
を開発している段階においては、正しく動作することが
保証されている画情報処理装置を利用できないために、
他のツールを用いなければならず、正解なものを得るこ
と自体がむずかしくなる。In addition, to obtain input original image information for testing, it is easier to create image information from the actual terminal, but it is a heavy burden to obtain correct original image information. In other words, at the stage when the image information processing device itself is being developed, it is not possible to use an image information processing device that is guaranteed to operate correctly.
Other tools must be used, making it difficult to obtain the correct answer.
(q 発明の目的と構成
本発明は上記の点を解決することを目的としておシ、画
情報処理装置が行う変換処理といわば全く同じ処理をと
シつつ変換処理を行わない非変換モードを画情報処理装
置に機能としてもたせ、上記のテストを容易に行い得る
ようにした画情報処理装置を提供することを目的として
いる。そしてそのため、本発明の画情報処理装置は、符
号化された画情報を原画情報にデコードするデコード部
と、当該デコードされた原画情報が入力されるライン・
メモリをそなえて当該ライン・メモリに対する書込みお
よび/または読出し処理に関連してライン数を変換する
ライン処理部と、該ライン処理装曾からの出力をコード
化するコード部とを有する画情報処理装置において、上
記ライン処理部によるライン数変換処理に対応して、上
記ライン、メモリに対する書込み速度と読出し速度とを
同一に制御する非変換モードをもうけたことを特徴とし
ている。以下図面を参照しつつ説明する。(q) Purpose and Structure of the Invention The present invention aims to solve the above-mentioned problems, and provides a non-conversion mode in which the image information processing device performs exactly the same conversion process, but does not perform the conversion process. It is an object of the present invention to provide an image information processing device that enables the above-mentioned test to be performed easily by providing the information processing device with a function.For this purpose, the image information processing device of the present invention provides a function that allows the above-mentioned test to be performed easily. a decoding unit that decodes the original image information into original image information, and a line input unit that inputs the decoded original image information.
An image information processing device comprising: a line processing section that includes a memory and converts the number of lines in connection with write and/or read processing for the line memory; and a code section that codes the output from the line processing device. The present invention is characterized in that, corresponding to the line number conversion process by the line processing section, a non-conversion mode is provided in which the write speed and read speed for the line and memory are controlled to be the same. This will be explained below with reference to the drawings.
Φ)発明の実施例
第1図は本発明の画情報処理装置の一実施例構成を示し
、第2図は第1図図示の画情報処理装置を用いてファク
シミリ信号の変換を行って回線に出力しかつテストを行
う機能をもつようにした画情報システムを示している。Φ) Embodiment of the Invention FIG. 1 shows the configuration of an embodiment of the image information processing device of the present invention, and FIG. 2 shows the configuration of an image information processing device shown in FIG. This shows an image information system that has functions for outputting and testing.
第1図において、1は画情報処理装置、2はデコード部
、3I/′iモ
A、5Bは夫々ライン・メモリ、6はセレクタでありて
図示MOD信号に対応してライン会メモリ5人からの内
容とライン・メモリ5Bからの内容とを選択的に抽出す
るもの、7は拡大モード制御モジュール、8は縮小モー
ド制御モジュール、9は非変換モード制御モジュールで
あって本発明においてもうけられるもの、IOA、l0
BFi夫々ゲ一ト回路、111/i選択回路、12/f
i必要に応じてもうけられるバイパス・ルートを表わし
ている。In FIG. 1, 1 is an image information processing device, 2 is a decoding unit, 3I/'iMoA and 5B are line memories, and 6 is a selector that selects from 5 line memories in response to the MOD signal shown in the figure. 7 is an enlargement mode control module; 8 is a reduction mode control module; 9 is a non-conversion mode control module which is provided in the present invention; IOA, l0
BFi gate circuit, 111/i selection circuit, 12/f
i Represents a bypass route that can be taken as needed.
画情報処理装置1に対して被変換ファクシミリ信号CP
(X −4nが供給されるとき、次のように動作して、
変換結果ファクシミリ信号CPiX −outが出力さ
れる。即ち、信号Cp4X −in /riデコード部
2によって入力原画信号5P(X −Is K復調され
る。The converted facsimile signal CP is sent to the image information processing device 1.
(When X −4n is supplied, it operates as follows,
A conversion result facsimile signal CPiX-out is output. That is, the input original image signal 5P (X-IsK) is demodulated by the signal Cp4X-in/ri decoder 2.
該信号8P(X −(%は、ラインメモリ選択信号LM
SELにもとづいて、1ライン毎交互にライン・メモリ
5人と5Bとに書込まれる0例えばA5版をA4版に拡
大する場合には、モジニール7かラノMoD信号によっ
て、メモリ5Aの内容を2回続けて選択し次いでメモリ
5Bの内容を1回選択するようセレクタ6が制御され、
ライン数を1.5倍にした出力原画信号5P(X −o
utを出力する。また人4版をA5版に縮小する場合に
は、モジュール8からのMOD信号によって、セレクタ
6はメモリ5人の内容とメモリ5Bの内容とをいわばド
ツト毎にオア論理をとった形で出力し、ライン数を1/
2にした出力原画信号5PjX −ostを出力する。The signal 8P(X-(%) is the line memory selection signal LM
Based on the SEL, the contents of the memory 5A are written to the 5 line memories and 5B alternately for each line.For example, when enlarging an A5 version to an A4 version, the content of the memory 5A is The selector 6 is controlled to select the contents twice in succession and then select the contents of the memory 5B once,
Output original image signal 5P (X - o
Output ut. In addition, when reducing the 4-person version to the A5 version, the MOD signal from the module 8 causes the selector 6 to output the contents of the 5-person memory and the contents of the memory 5B in a dot-by-dot OR logic. , the number of lines is 1/
The output original image signal 5PjX-ost, which is set to 2, is output.
これら画面の大きさを変換された結果の信号8PiX
−out Ifi必要に応じて信号処理されてコード部
4に導びかれて、変換結果ファクシミリ信号CPiX
−outが出力する。The signal 8PiX is the result of converting these screen sizes.
-out Ifi The signal is processed as necessary and guided to the code unit 4, and the conversion result facsimile signal CPiX
-out outputs.
上述の如く、画情報処理装置1は変換処理を行うもので
あるが、上述の如く当該画情報処理装置が正しく動作し
ているか否かについては、そのためのテストがなかなか
困難である。実際の画面をオペレータによ)変換操作を
行わせるとか拡大、縮小の各モードに対応する正解デー
タを持って自動的に照合する方法があったが・・・・・
・。As described above, the image information processing device 1 performs conversion processing, but as described above, it is quite difficult to test whether or not the image information processing device is operating correctly. There was a method of automatically comparing the correct answer data corresponding to each mode of enlargement and reduction, such as having the operator perform a conversion operation on the actual screen...
・.
このために、本発明においては、図示の非変換モード制
御モジヱール9を用意し、当該非変換モードが指示され
たとき、モジュール9からのMOD信号によって、セレ
クタ6はメモリ5Aの内容とメモリ5Bの内容とを交互
に選択するように動作する。即ち入力原画情報5P4X
−(% Kおけるライン数と同じライン数をもつ出力
原画情報8P<X −ostが出力される形となる。即
ち1画情報処理装置1が常に働くかぎり、被変換ファク
シミリ信号CP(X −inと変換結果ファクシミリ信
号CPjX −ostとが同じものとなるようにされる
。これによって画情報処理装置1の動作の正当性がテス
トされるがこの点については第2図を参照して後述され
る。For this purpose, in the present invention, a non-conversion mode control module 9 as shown in the figure is provided, and when the non-conversion mode is instructed, the MOD signal from the module 9 causes the selector 6 to select the contents of the memory 5A and the memory 5B. The content is selected alternately. That is, input original image information 5P4X
-(%K) Output original image information 8P<X-ost having the same number of lines as the number of lines in The conversion result facsimile signal CPj .
なお、第1図図示のバイパス・ルー)12u、何んらか
の場合に信号CP(X−fをそのまま信号CF(X −
outとして出力する必要が生じたときに利用される。In addition, in some cases, the bypass loop shown in FIG.
It is used when it is necessary to output as out.
上述の非変換モードを利用して信号CP4X −out
を出力する場合に処理時間を必要とするが、上記バイパ
ス・ルート12の場合に処理時間を必要としない利点が
ある。しかし、バイパス・ルート12を用いる場合には
、画情報処理装置1の内部機能テストのためには、それ
だけでは利用できない。Using the non-conversion mode described above, the signal CP4X -out
However, the bypass route 12 has the advantage that no processing time is required. However, when the bypass route 12 is used, it cannot be used alone for testing the internal functions of the image information processing device 1.
第2図は、第1図図示の画情報処理装置を用いてファク
シミリ信号の変換を行って回線に出力しかつテストを行
う機能をもつようにした画情報システムを示している。FIG. 2 shows an image information system that uses the image information processing apparatus shown in FIG. 1 to convert a facsimile signal, output it to a line, and perform a test.
図中の符号1は第1図に対応し、CCFi、中央制御装
置、13け画情報ディスク・チャネル、14はファクシ
ミリ装置、15Fi回線ユニット、16は画情報路切替
部、17は回線を表わしている。Reference numeral 1 in the figure corresponds to FIG. 1, and indicates CCFi, central control unit, 13 picture information disk channel, 14 facsimile machine, 15 Fi line unit, 16 picture information path switching unit, and 17 line. There is.
回l1Ii!17からの被変換ファクシミリ信号または
ファクシミリ装置14からの被変換ファクシミリ信号を
変換するに当っては、次のように行われる。即ち、被変
換ファクシミリ信号は、最初チャネル13に転送される
0次いでチャネル13から画情報処理装置1に供給され
て、変換結果ファクシミ□す信号0P(X −ostが
つくられ、チャネル13に転送される。そして回m17
またはファクシミリ製雪14に導びかれる。Times l1Ii! Converting the facsimile signal to be converted from 17 or the facsimile signal to be converted from facsimile device 14 is performed as follows. That is, the facsimile signal to be converted is first transferred to the channel 13, then supplied from the channel 13 to the image information processing device 1, the conversion result facsimile signal 0P (X-ost) is generated, and the signal is transferred to the channel 13. and times m17
Or it is guided by facsimile snow making 14.
テスト時においては次のように動作される。即ち、試験
用原画がファクシミリ装置14から入力され、チャネル
13において原画情報を中央制御装置CCに対して上述
の正解原画情報(試験用原画情報でもある)として供給
する。これによって中央制御装置CCは、画情報処理装
置1に対してテストを行う。即ち、信号CPiX −i
nが与えられて、上述の非変換モードのもとて画情報処
理装置1が動作し、変換結果ファクシミリ信号CP(X
−outを生成する。この信号OP<X −ostは
チャネル13に導びかれる。そして当該信号から得られ
た出方原画情報が中央制御装置CCに送られ、上記正解
原画情報と自動的に照合される。During testing, it operates as follows. That is, a test original image is input from the facsimile device 14, and the original image information is supplied to the central controller CC through the channel 13 as the above-mentioned correct original image information (also the test original image information). As a result, the central control device CC tests the image information processing device 1. That is, the signal CPiX -i
n is given, the image information processing device 1 operates in the above-mentioned non-conversion mode, and the conversion result facsimile signal CP(X
-Generate out. This signal OP<X-ost is guided to channel 13. Then, the appearance original image information obtained from the signal is sent to the central control unit CC, and is automatically compared with the correct original image information.
(E) 発明の詳細
な説明した如く、本発明によれば、テストに必要な試験
用原画情報、正解原画情報、出力原画情報を夫々簡単に
得ることができ、画情報処理装置1の試験を簡単な形で
行うことが可能となる。(E) As described in detail, according to the present invention, it is possible to easily obtain test original image information, correct answer original image information, and output original image information necessary for testing, and to test the image information processing device 1. This can be done in a simple way.
第1図は本発明の画情報処理装置の一実施例構成、第2
図は第1図図示の画情報処理装置を用いてファクシミリ
信号の変換号行って回!l1lK出方しかつテストを行
う機能をもつようにした画情報システムを示している。
図中、1は画情報処理装置、2はデコード部、311t
ライン処理部、4はコード部、5けライン。
メモリ、6はセレクタ、7ないし9は夫々制御モジュー
ルを表わしている。FIG. 1 shows the configuration of an embodiment of the image information processing device of the present invention;
The figure shows how a facsimile signal is converted using the image information processing device shown in Figure 1! This figure shows an image information system that has the function of performing a test. In the figure, 1 is an image information processing device, 2 is a decoding unit, and 311t
Line processing section, 4 is code section, 5 line. 6 represents a memory, 6 represents a selector, and 7 to 9 each represent a control module.
Claims (1)
部と、当該デコードされた原画情報が入力されるライン
、メモリをそなえて当該ライン・メモリに対する誉込み
および/または読出し処理に関連してライン数を変換す
るライン処理部と、該ライン処理装置からの出力をコー
ド化するコード部とを有する画情報処理装置において、
上記ライン処理部によるライン数変換処理に対応して。 上記ライン・メモリに対する書込み速度と読出し速度と
を同一に制御する非変換モードをもうけたことを特徴と
する画情報処理装置。[Scope of Claims] A decoding unit that decodes encoded image information into original image information, a line into which the decoded original image information is input, and a memory, and processes for reading and/or reading the line memory. In an image information processing device, the image information processing device includes a line processing unit that converts the number of lines in relation to the line processing unit, and a code unit that codes the output from the line processing device,
Corresponding to the line number conversion process by the line processing section. An image information processing device characterized by having a non-conversion mode in which the writing speed and reading speed for the line memory are controlled equally.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58099961A JPS59224967A (en) | 1983-06-03 | 1983-06-03 | Picture information processing unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58099961A JPS59224967A (en) | 1983-06-03 | 1983-06-03 | Picture information processing unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59224967A true JPS59224967A (en) | 1984-12-17 |
JPH0349229B2 JPH0349229B2 (en) | 1991-07-26 |
Family
ID=14261271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58099961A Granted JPS59224967A (en) | 1983-06-03 | 1983-06-03 | Picture information processing unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59224967A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04179391A (en) * | 1990-11-13 | 1992-06-26 | Kokusai Electric Co Ltd | Analog loop test method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5628554A (en) * | 1979-08-17 | 1981-03-20 | Fujitsu Ltd | Testing machine of facsimile storage converting unit |
JPS5666973A (en) * | 1979-11-05 | 1981-06-05 | Toshiba Corp | Subscanning reduction system of facsimile equipment |
JPS56161761A (en) * | 1980-05-15 | 1981-12-12 | Fuji Xerox Co Ltd | Diagnostic system for facsimile device |
-
1983
- 1983-06-03 JP JP58099961A patent/JPS59224967A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5628554A (en) * | 1979-08-17 | 1981-03-20 | Fujitsu Ltd | Testing machine of facsimile storage converting unit |
JPS5666973A (en) * | 1979-11-05 | 1981-06-05 | Toshiba Corp | Subscanning reduction system of facsimile equipment |
JPS56161761A (en) * | 1980-05-15 | 1981-12-12 | Fuji Xerox Co Ltd | Diagnostic system for facsimile device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04179391A (en) * | 1990-11-13 | 1992-06-26 | Kokusai Electric Co Ltd | Analog loop test method |
Also Published As
Publication number | Publication date |
---|---|
JPH0349229B2 (en) | 1991-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE60444B1 (en) | A software verification apparatus | |
JPS59224967A (en) | Picture information processing unit | |
JPH11259335A (en) | Tracer device, trace data compressing method and compressed trace data reading method | |
JPH05165734A (en) | Fixed fault diagnostic device for main storage device | |
JP2503634B2 (en) | Micro program controller | |
JPS60122432A (en) | Interruption function diagnostic system in computer system | |
KR890005051B1 (en) | Circuit for testing magnetic recording device | |
JPS6038766A (en) | Memory system | |
JPH0343790A (en) | Data padding system | |
JPH05158802A (en) | Method and circuit for controlling memory circuit | |
JP2760027B2 (en) | I / O device | |
JPS5931800B2 (en) | Control memory diagnostic method | |
JPS6218072B2 (en) | ||
JPS60186951A (en) | Memory check system | |
JPS6093508A (en) | Inputting and outputting method of process signal | |
JPH0540707A (en) | Interdevice connection test system | |
JPH0816507A (en) | Peripheral device for ide bus | |
JPS60101649A (en) | Diagnosis device of electronic computer | |
JPS63147269A (en) | Test system for drawing reading device | |
JPH07182199A (en) | Information processor | |
JPS63111547A (en) | Memory control system | |
JPH0315948A (en) | Address bus test system | |
JPH04113280A (en) | Semiconductor tester | |
JPH0822399A (en) | Verifying system of information processor | |
JPH0573437A (en) | Memory parity circuit |