JPS59221369A - 半導体チツプの接着取付け方法 - Google Patents

半導体チツプの接着取付け方法

Info

Publication number
JPS59221369A
JPS59221369A JP9713583A JP9713583A JPS59221369A JP S59221369 A JPS59221369 A JP S59221369A JP 9713583 A JP9713583 A JP 9713583A JP 9713583 A JP9713583 A JP 9713583A JP S59221369 A JPS59221369 A JP S59221369A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor chip
adhesive resin
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9713583A
Other languages
English (en)
Inventor
Iwao Takiguchi
滝口 岩夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9713583A priority Critical patent/JPS59221369A/ja
Publication of JPS59221369A publication Critical patent/JPS59221369A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体ウェーハから多数個に分離した半導
体チップを、被取付体に接着する半導体チップの接着取
付は方法に関する。
〔従来技術〕
半導体チップをリードフレーム又は基板等に取付けるの
に、従来は液状の導電性又は絶縁性等のエポキシ樹脂を
リードフレーム又は基板の接着個所に塗布し、半導体チ
ップを接着する方法が採られてきた。
半導体ウェーハを第1図に斜視図で示し、半導体ウェー
ハ(1)Kは多数の素子部(2)が形成されである0 従来の半導体チップの接着取付は方法は、次のようKし
ていた。まず、第1図の半導体ウエーハ(1)の表面を
ダイサーでスクライプする。つづいて、ウェーハ(1)
の表面及び裏面に塩化ビニールシートを張付け、裏面側
からローラなどにより押上げることによシ、スクライプ
線如沿って多数のチップに分割する。ついで、上面の塩
化ビニールをはがし、下面の塩化ビニールシートを四方
に伸張し、各半導体チップに分離する。
次に、第2図に工程順に示す説明図のようにして、半導
体チップを取付ける。すなわち、(A)図のように、絶
縁基板(4)上には導体電極パターン(5)を形成して
あシ、図ではこの電極パターンで回路を構成するハイブ
リッドICの場合を示している。
この電極パターン(5)上の接着部に、液状の導電性エ
ポキシ樹脂(6)を塗布する。つづいて、(B)図に示
すように1上記方法で分離されである半導体チップ(3
)を導電性エポキシ樹脂(6)上に配置し、熱圧着によ
り接着する。
なお、エポキシ樹脂の材質は、所要機能により液状の絶
縁性又は熱伝導性などを選び被取付体の接着部処塗布し
、半導体チップ(3)を接着する〇上記従来の半導体テ
ップの接着取付は方法は、液状エポキシ樹脂を電極導体
に塗布するのに、スクリーン印刷、スタンピング、又は
ディスペンサによるボッティングなどの手段が採られて
いるが、次のような諸問題があった。
(、)  導電性エポキシ樹脂の場合、導電性物質の分
散が不均一になりやすく、電気的、物理的特性に悪影響
を与える。
(b)  エポキシ樹脂を塗布後、樹脂の広がり、にじ
みのばらつきが大きく、高密度な実装が困難である。
(、)  エポキシ樹脂の粘度のばらつきにより、塗布
量、塗布面積の高精度な調整が困難である。
(d)  高価な塗布装置が必要であり、多数個同時の
塗布ができなく、1個宛の塗布となり、塗布加工費が割
高になっていた。
〔発明の概要〕
この発明は、上記従来方法の欠点をなくするためになさ
れたもので、半導体ウェーハの裏面にBステージの接着
樹脂シートを熱圧着し、このウェーへの表面にスクライ
プを施し、多数個の半導体チップに分割1分離する工程
Kかけ、裏面にBステージ状の接着樹脂片が付着して分
離されたチップを、被取付体の接着部に熱圧着するよう
Kし、接着樹脂の塗布量及び厚さが均一になり、高密度
実装が向上し、接着樹脂中の添加物質が均一に分散され
、電気的、物理的特性が向上され、多数個のチップに対
する接着樹脂の付着が一度にでき、製造費が低減できる
半導体チップの接着取付は方法を提供することを目的と
している。
〔発明の実施例〕
以下、この発明の一実施例による半導体チップの接着取
付は方法を、第3図に工程順に示す説明図によシ説明す
る。第1図のように形成された半導体ウェーハ(1)の
裏面に、第3図(A)に示すように・Bステージ(半硬
化処理)のエポキシ樹脂C所要により導電、絶縁性、熱
伝導性などのいづれかの材質を選ぶ)シート(7)を所
定の温度で熱圧着する。
このエポキシ樹脂シートは厚さ数十ミクロンで、半導体
ウェーハ(1)は厚さ数百ミクロンであり、ごく短時間
で熱圧着ができ、樹脂はまだBステージの範囲の状態に
ある。こうして、非常に多数の素子(2)が形成されで
あるウェーハ(1)に一度に樹脂が熱圧着でき、樹脂付
着の加工費が低減される。
つづいて、(B)図のように、ウェーハ(1)の表面を
ダイサーによりスクライプし、スクライブ線(8)を基
盤目に切込む。ついで、(C)図に示すように、つx 
−/% (1)の両面に塩化ビニールシート(9)を張
付ける。この張付けはわずかの加熱と加圧でよく、エポ
キシ樹脂シート(7)の樹脂はBステージの範囲にある
o (1))図のように、ウェーハ(1)を裏側からロ
ー200手段によシ押上げながら移動すると、ウェーハ
(1)の各スクライブ線(8)から裏面側に達するき裂
が生じ、多数個の半導体チップ(3)に分割される。
この後、(E)図のように、表側の塩化ビニールシート
(9)をはがし取る。さらに、(F)図に示すように、
裏側の塩化ビニールシート(9)を四方に伸張すると、
各半導体チップ(3)が完全に分離する。このとき、裏
面に熱圧着されであるエポキシ樹脂シート(7)は常温
ではもろいものであり、各チップ(3)の裏面に同形の
エポキシ樹脂片(7a)として付着したまま相互が分離
される。
次に、CG)図に示すように、塩化ビニールシート(9
)上で分離された各半導体チップ(3)を、真空吸着手
段(11)で吸着し、エポキシ樹脂片(7a)が付着し
たまま塩化ビニールシート(9)から引離す。なお、と
のBステージのエポキシ樹脂と塩化ビニールシート(9
)との付着力は強くはなく引離しができるが、塩化ビニ
ールシート(9)の下方から押上げ棒(12)で少し突
上げるなどにより、塩化ビニールシート(9)からの引
離しがいっそう容易になる。吸着手段(11)に吸着さ
れたチップ(3)は、基板(4)の電極パターン(5)
上の接着部に熱圧着する。すると、チップ(3)裏面の
Bステージのエポキシ樹脂片(7a)は、加熱硬化し半
導体チップ(3)が強固に接着される。(1濁は予熱ヒ
ータである。
なお、上記実施例では、半導体チップ(3)を基板(4
)の電極パターン(5)に接着する場合を示したが、被
取付体としては、これに限らず、絶縁基板、リードフレ
ーム等に接着取付けする場合にも適用できるものである
。また、接着樹脂は、必要条件。
機態により導電性、絶縁性又は熱伝導性等の適当なもの
を選ぶ。
さらに、上記実施例では接着樹脂シートとしてエポキシ
樹脂シートを用いたが、接着力が大で劣化が小さく、B
ステージで塩化ビニールシートとの引離しができる材質
であれば、他の種の接着樹脂シートを用いることができ
る。
なおまた、上記半導体チップ(3)としてICに限らず
、他の種の半導体チップを接着取付けする場合にも適用
できるものである。
〔発明の効果〕
以上のように、この発明の方法によれば、半導体ウェー
ハの裏面にBステージ状態の接着樹脂シートを熱圧着し
ておき、多数個の半導体チップに分割9分離する工程に
より、裏面にBステージ状態の接着樹脂片が付着して分
離されたチップを、被取付体の接着部に熱圧着するよう
にしたので、接着樹脂の塗布量及び厚さが均一になり、
Bステージの樹脂シートが半導体チップに同形で一体に
付着して分離され、かつ、瞬時にダイポンドするため、
樹脂の広がりやにじみができなく、高密度実装が向上さ
れる。また、接着樹脂中の添加物質が均一に分散され、
電気的、物理的特性のばらつきが少くなって特性が向上
し、多数個に対する接着樹脂の付着が一度にでき、従来
のような高価な塗布装置を要せず、製造費及び設備費が
低減されるなどの効果がある。
【図面の簡単な説明】
第1図は半導体ウェーハの斜視図、第2図は従来の半導
体チップの接着取付は方法を主要工程順に示す説明図、
第3図はこの発明の一実施例による半導体チップの接着
取付は方法を工程順に示す説明図である。 l・・・半導体ウェーハ、3・・・半導体チップ、4・
・・基板、5・・・電極パターン、7・・・Bステージ
のエポキシ樹脂シート、+7a・・エポキシ樹脂片、8
・・・スクライブ線、9・・・塩化ビニールシート、1
1・・・真空吸着手段、13・・・予熱ヒータ なお、図中同一符号は同−又は相当部分を示す。 第1図 第2図

Claims (5)

    【特許請求の範囲】
  1. (1)半導体ウェーハの裏面にBステージの接着樹脂シ
    ートを熱圧着し、上記半導体ウエーノ1の表面にスクラ
    イプを施し、多数個の半導体チップに分割し分離する工
    程により、それぞれ裏面に上記Bステージ状態の接着樹
    脂片が付着した各半導体チップに分離し、これらの半導
    体チップを被取付体の接着部に熱圧着する半導体チップ
    の接着取付は方法。
  2. (2)接着樹脂シートはエポキシ樹脂シートからなるこ
    とを特徴とする特許請求の範囲第1項記載の半導体チッ
    プの接着取付は方法。
  3. (3)被取付体は基板上の電極パターンからなることを
    特徴とする特許請求の範囲第1′fj4又は第2項記載
    の半導体チップの接着取付は方法。
  4. (4)被取付体はリードフレームからなることを特徴と
    する特許M求の範囲第1項又は第2項記載の半導体チッ
    プの接着取付は方法。
  5. (5)被取付体は絶縁基板からなることを特徴とする特
    許請求の範囲第1項又は第2項記載の半導体チップの接
    着取付は方法。
JP9713583A 1983-05-30 1983-05-30 半導体チツプの接着取付け方法 Pending JPS59221369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9713583A JPS59221369A (ja) 1983-05-30 1983-05-30 半導体チツプの接着取付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9713583A JPS59221369A (ja) 1983-05-30 1983-05-30 半導体チツプの接着取付け方法

Publications (1)

Publication Number Publication Date
JPS59221369A true JPS59221369A (ja) 1984-12-12

Family

ID=14184120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9713583A Pending JPS59221369A (ja) 1983-05-30 1983-05-30 半導体チツプの接着取付け方法

Country Status (1)

Country Link
JP (1) JPS59221369A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419363A (en) * 1977-07-13 1979-02-14 Sharp Corp Die bonding method of semiconductor devices
JPS5542326B1 (ja) * 1969-03-03 1980-10-30

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542326B1 (ja) * 1969-03-03 1980-10-30
JPS5419363A (en) * 1977-07-13 1979-02-14 Sharp Corp Die bonding method of semiconductor devices

Similar Documents

Publication Publication Date Title
JP4119054B2 (ja) 半導体素子のダイ接着方法及び装置
JP2994510B2 (ja) 半導体装置およびその製法
JP4261356B2 (ja) 半導体パッケージを製造する方法
EP0146197A2 (en) Removal of semiconductor wafers from dicing film
US20030166313A1 (en) Semiconductor element mounting method
JPH0256987A (ja) 混成集積回路の実装方法
CN101512742A (zh) 半导体器件的制造方法
JP3822043B2 (ja) チップ部品組立体の製造方法
CN100380653C (zh) 半导体器件及其制造方法
EP1148540A2 (en) Method and device for attaching a semiconductor chip to a chip carrier
JPS59221369A (ja) 半導体チツプの接着取付け方法
JPH06302629A (ja) 半導体素子の取付け方法
KR100468233B1 (ko) 도전성 접착 필름을 이용한 파워 반도체 다이 부착 방법
US6723620B1 (en) Power semiconductor die attach process using conductive adhesive film
JPH07235583A (ja) 粘着シート
JPS62204539A (ja) 半導体チツプの接着取付け方法
JPH04247640A (ja) 半導体装置の製造方法
JP3261987B2 (ja) Loc用リードフレームおよびそれを利用した半導体装置
JP2004253529A (ja) 半導体装置及びその製造方法
KR20020089492A (ko) 웨이퍼 후면에 다이 부착물질의 사전 도포
TW201012329A (en) Circuit substrate formation method with heat dissipation metal layer
JP3731112B2 (ja) 半導体装置の製造方法
JPS6115580B2 (ja)
JPH0722440A (ja) 半導体素子の取付け方法
JP2001176889A (ja) 半導体装置及び半導体装置の製造方法